天天看點

IC/FPGA筆試/面試題分析(十)CMOS門電路

目錄

CMOS介紹

CMOS非門

CMOS與非門

CMOS或非門

CMOS或門

CMOS與門

CMOS與或式

CMOS或與非

CMOS介紹

MOS管分為NMOS和CMOS,二者成對出現在電路中,且二者在工作中互補,構成CMOS管;

MOS管有增強型和耗盡型,數字電路中,多采用增強型MOS管。

如何識别MOS管的三個極,例如G(栅極),D(漏極),S(源極):(MOS管原理)?

IC/FPGA筆試/面試題分析(十)CMOS門電路
IC/FPGA筆試/面試題分析(十)CMOS門電路
IC/FPGA筆試/面試題分析(十)CMOS門電路

MOS管何時導通?

IC/FPGA筆試/面試題分析(十)CMOS門電路

如何畫一個PNOS或一個NMOS?

IC/FPGA筆試/面試題分析(十)CMOS門電路

CMOS非門

第一個CMOS門電路:

CMOS反相器:

IC/FPGA筆試/面試題分析(十)CMOS門電路

如何構成一個反相器的呢?

從上圖可以看出,下面是一個NMOS,上面是一個PMOS,當輸入VI為低電平(0)時,由于Vgs1為0,下方NMOS不導通(内阻很高,相當于斷路),而對于上方PMOS,Vgs2 = - Vdd,導通了(相當于短路),是以輸出為高電平,相當于對輸入取反了。

同理,當VI為高電平(Vdd),則由于下方NMOS的Vgs1為Vdd,是以導通,而上方PMOS,由于Vgs2 = 0,是以截止,固輸出為低電平0.

綜上:無論Vi為高電平還是低電平,NMOS和PMOS總是工作在一個截止一個導通,即互補狀态,是以把這種電路結構形式成為CMOS。

CMOS與非門

IC/FPGA筆試/面試題分析(十)CMOS門電路

上方為PMOS,采用并聯連接配接;

下方為NMOS,采用串聯連結;

對于上方PMOS,A和B任一個為低,會導通;對于下部NMOS,A和B任一個為低,都會截止,是以輸出為高電平;

如果A和B都為高電平,則上方PMOS截止,下方NMOS都導通,則輸出相當于接地,是以輸出為低電平。

綜上,完成了與非門的作用。

兩輸入的與非門可以畫了,三輸入的與非門自然不在話下:

上并下串結構:

IC/FPGA筆試/面試題分析(十)CMOS門電路

CMOS或非門

IC/FPGA筆試/面試題分析(十)CMOS門電路

如果與非門記憶為上并下串,則這個或非門則為上串下并,且上方均為PMOS,下方均為NMOS;

如果A和B均為0,則下方截止,上方兩個PMOS均導通,則輸出為高電平;

隻要A和B有一個為高電平,則上方PMOS截止有一個截止,下方NMOS有一個導通,由于NMOS為并聯,是以輸出Y為低電平。

綜上所述,為一個或非門。

CMOS或門

我們知道了CMOS或非門比較簡單,就是上串下并,而且非門的CMOS電路也知道了上PMOS下NMOS的串聯,那麼或門自然不在話下了。

IC/FPGA筆試/面試題分析(十)CMOS門電路

CMOS與門

同理,與門是一個與非門加一個非門得到,如下:

IC/FPGA筆試/面試題分析(十)CMOS門電路

CMOS與或式

用CMOS門畫出門電路A(B+C)

這就比上面一些更加複雜了一點,我們上面畫的或門,與門以及非門都是為各種組合打基礎的。

更确切的說:

最基礎的為非門(上P下N),與非(上并下串),或非門(上串下并),

之後由與非和非門結合獲得與門;或非與非結合獲得或門;

之後或門和與門結合獲得與或門;

下面的畫法也是這種思路。

IC/FPGA筆試/面試題分析(十)CMOS門電路

CMOS或與非

同上,不在話下。

IC/FPGA筆試/面試題分析(十)CMOS門電路

最後給出一些參考資料,供查閱:CMOS門電路

繼續閱讀