天天看點

verilog always文法_視角 | Verilog是怎麼一點一點寫出來的!

verilog always文法_視角 | Verilog是怎麼一點一點寫出來的!

來源:IC_learner

一、辨別符與注釋

前面已經說到,子產品名的定義要符合辨別符的定義,那麼什麼是辨別符呢?它的文法是什麼呢?

①辨別符是賦給對象的唯一名稱,通過辨別符可以提及相應的對象,Verilog文法将對轉義辨別符中的字元逐個處理。

②辨別符可以是字母、數字、下劃線和美元符$的組合,并且辨別符的第一個字母必須是字母或者是下劃線。此外,在Verilog的辨別符中,是區分大小寫的。

③Verilog中有一些關鍵字,簡單地了解就是,預定義好了的,用來說明語言節後的辨別符,都是小寫的。辨別符不能和關鍵字重複。

④Verilog中還有一種叫做轉義辨別符的東西,定義為以(反斜杠)符号開頭,以空白結尾(如一個空格)的字元。如initial就是一個轉義字元。轉義辨別符和關鍵字是不一樣的,比如initial是非關鍵字,而initial是關鍵字。

語言中總需要一些注釋的,Verilog中兩種注釋方法:

①以/開始注釋,/結束注釋,即/ 注釋内容/,可以多行注釋。

②以//開頭,這種注釋隻能注釋一行

二、常量

對于一門語言,我們總可言考慮它的常量有哪些,變量有哪些,現在就讓我們看看Verilog中的常量有哪些吧。

(1)數值邏輯

數字邏輯就是一種狀态,可言說說一種常量了,有下面的知識點/注意點:

①Verilog中有四種羅家數值:邏輯0,邏輯1,x:未知态,Z高阻态;其中x、z是不區分大小寫的;在verilog中,表達式和邏輯門輸入的z通常解釋為x,也就是不定态,不能确定這個邏輯值是1還是0。

②實際電路中隻有0或者1,沒有x和z,當你給電路中設定為x或z時,由編譯軟體或者綜合軟體等EDA軟體決定電路最終是0或者1.

(2)數值

一個數也是一種常量。

①Verilog中主要可以這麼對數值進行組合,整數和實數,有符号數和無符号數。在Verilog中,下劃線’_’可以随意用在整數和實數中,沒有實際意義,隻是提高了可讀性。

②對于Verilog中的整數,可以分為簡單的十進制數和基數表示的整數。

One:簡單的十進制格式的整數定義為帶有“+”或者“-”操作符的數字序列,你如45表示十進制數45,-45表示十進制數-45。

注意,簡單的十進制數格式的整數代表一個有符号的數,其中負數可使用兩種補碼形式表示。下面舉例子進行說明:

對于簡單的十進制32,它是一個有符号的數,由于二進制中才對有無符号進行區分,是以它在二進制中,用6位表示就是100000或者用7位表示就是0100000(最高位是符号位);對于簡單的十進制數-15,在二進制中,用5位表示就是10001,用6位表示就是110001(最高位是符号擴充位)。

Two:基數格式的整數格式是:[位寬]’基數 數值,位寬是一個數值,表示數值位長,基數可以是二進制(b)、八進制(o)、十進制(d)、十六進制(h),字母不區分大小寫,不然7’d100表示7位的十進制數100。

③實數有十進制計數法(如2.0)和科學計數法,但是根據Verilog的定義,實數都通過四舍五入隐式的轉換為最相近的整數。

(3)字元串

字元串是雙引号内的字元序列,不能分成多行寫。此外,字元串是8位ASCII值的序列,比如“char”這個字元串,就要8x4=32bit寄存器存儲它。一些綜合器是不支援字元串的。

(4)參數

通過parameter 、localparam等定義的參數,也可以看成是常量,它們的格式記錄在前面一篇的博文裡面了。

三、變量—資料類型

在Verilog中,它的變量可以用另外的名稱代替:資料類型。Verilog的資料類型是一種“變量”,用來表示數字電路硬體中的資料存儲和傳送元素。Verilog中主要有兩大資料類型(變量):線網類型和寄存器類型。

(1)線網類型

①線網類型主要表示表示Verilog中的結構化元件之間的實體連線,其數值由驅動單元決定;如果沒有驅動元件連接配接到網線上,則其預設值為高阻z。此外線網類型的變量隻能用assign進行指派驅動,不能在always中進行指派。

(可綜合的線網類型:)

②線網類型中的wire變量是最常用的,它可以最為任何表達式的輸入,也可以用做assign語句和子產品例化的輸出。Wire的取值是0、1、x、z。此外雖然Verilog文法允許wire類型的資料變量允許多個驅動源,但是僅用于仿真當中,綜合中任何變量連接配接多個驅動源都是錯誤的。

③tri線網類型,這個類型與wire類型功能幾乎一樣,但是當總線上需要描述高阻态的特性時,用它來描述以跟wire進行區分。

④supply1和supply0線網類型:supply1用來對電源模組化,即高電平1,;supply0用來對低電平進行模組化,即低電平0。

(不可綜合,進用于仿真的線網類型:)

⑤wor(線或)、trior(三态或):專門用于單信号多驅動;

Wand(線與)、triand(三态與):專門用于多驅動源;

Trireg:具有電荷保持特性的連線;

Tri1:上拉電阻;tri0:下拉電阻。

(2)寄存器類型

①寄存器型變量,都有“寄存特性”,即在接受下一個指派之前,将保持原值不變。寄存器變量沒有強度之分,且是以的寄存器類型變量都必須明确給出類型說明(無預設狀态)。

(可綜合的寄存器類型:)

②最常用的是reg類型的寄存器變量。寄存器變量可以取任意長度,預設值未知,reg類型的資料可以是正值或者負值。但當一個reg類型的資料是一個表達式的操作數時,它的值被當做無符号數,即正值(比如,你定義了reg  [3:0] a;…a = -2;那麼由于-2的補碼是1110,a中存儲的值是1110,也就是值其實是14)。

③integer類型,這種類型是整數寄存器類型,可以作為32位的普通寄存器使用,但是不能直接取這個變量的某一位,而是通過把這個變量賦予給一個32位的reg變量,對reg變量進行操作。

④指派注意:指派總是從最右端的位向最左端的位進行;任何多餘的位将被截斷。此外由于整數的負數形式實質上是以補碼向量表示的,是以需要注意指派的位寬。

⑤reg的擴充類型——memory類型:reg   [n-1:0]   存儲器名   [m-1:0] ;(表示深度是m,字寬是n的存儲器,可以存儲mxn個bit)。此外不能直接對memory進行讀寫,而是先定義一個位址寄存器,通過這個位址寄存器進行索引,再取值。

(不可綜合,僅用于仿真的寄存器變量有:)

⑥time類型:用于存儲和處理時間,隻存儲無符号數;

Real類型:實數類型;realtime類型;由于這種電路設計中不常用,是以不過多記載。

四、運算符

在Verilog中,所謂的運算符就是用來進行運算的,根據運算符所帶的操作數的個數,可以分為單目、雙目、三目。然後我們還是喜歡根據功能進行劃分,大概有9種功能類型的運算符。

(1)指派運算符

①指派運算分為連續指派和過程指派。

②連續指派語句,也成為資料流描述方式,用assign關鍵字表示,指派符号是“=”,隻能對線網指派。

一個線網型變量一旦被連續指派語句指派之後,指派語句右端指派表達式的值将連續對被指派變量産生連續驅動。隻要右端表達式任一個操作數的值發生變化,就會立即出發對被指派變量的更新操作。

③過程指派,主要用于initial子產品和always子產品中的指派語句。在過程塊中,隻能使用過程指派語句,同時過程指派語句也隻能用在過程指派子產品中。

過程指派的指派符号是“=”“<=”,分别表示阻塞指派和非阻塞指派。

(2)算術運算符

①算術運算符又稱為二進制運算符,有+(加)、-(減)、*(乘)、/(除)、%(取餘)。

②+、-、*是可以綜合的,/和%隻有在除數或者模值是2的整數次(2、4、8…)的時候才是可以綜合。

③在進行乘除運算時,結果值會略去小數部分;在取餘操作中,結果的符号位和取餘運算第一位操作數的符号位保持一緻(-12/(6/4),符号位與-12一緻)。

④在進行基本算術運算時,如果某一操作數有不确定的值x,則運算結果也是不确定值x。

⑤算術表達式結果的位寬由位寬最大的操作數決定;在指派指派語句中(無論是連續還是過程指派),算術操作的結果的位寬由操作符左端目标位寬決定;在較長的表達式中,中間結果的位寬應取最大操作數的位寬;此外由于位寬的關系,在運算是要進行位寬保留,也就是結果位寬取大一點,防止溢出。

⑥有無符号的算術運算讨論:在設計中,所有的算術運算都是按照無符号數進行的;如果要完成有符号數的計算,對于加減操作,通過補碼處理即可用無符号加法完成;對于乘法操作,無符号數直接采用“*”操作,有符号數,通過定義輸入輸出和中間變量的符号類型為signed來處理。

(3)邏輯運算符

①邏輯運算符有:邏輯與&&、邏輯或||和邏輯非!;其中&&和||是雙目運算符,運算結果是一位;!是單目運算符,結果是一位。

(4)關系運算符

①關系運算符有8種:大于(>)、大于等于(>=)、小于(

②關系運算符的結果是1位(包括1、0、x、z)。

③“===”和“!==”可以比較含有x和z的操作數,但是由于實際硬體中不存在x态和z态,在綜合時将按照“==”和“!=”來進行;其實際的功能僅用在仿真中。

(5)條件運算符

①條件運算符,三目運算符:(條件表達式)?():();

(6)位運算符

①位運算符有:按位與(&)、按位或(|)、按位反(~)、按位異或(^)、按位同或(^~或者~^)。除~外,都是雙目運算符。

②運算結果可能是多位(每一個操作數的對應位進行運算,得出的結果也是各個位運算“拼”起來的結果),不僅僅是1為,注意與邏輯運算符的差別!,此外如果兩個操作數的長度不相等,将會對較短的數進行高位補0,然後進行相應的位運算,使輸出結果的長度與位寬的操作數保持一緻。

(7)拼接運算符

①拼接運算符可以将兩個或者更多信号的某些位拼接起來進行運算操作,{a1,b1,c1…}這樣子拼接,拼接運算也可以複制一個常量或者變量。

(8)移位運算符

①移位運算符有兩個:左移(<>),移位過程中都用0來填補移出的空位,左移會引起位數擴大,而右移則不會(如4’b1101<<2 = 6’b110100);是以要注意移位後變量的位數,以及存儲移位後結果的存儲器/線網位寬。

②左移相當于乘2,而右移相當于除2,在實際運算中,經常通過不同移位數的組合來計算簡單的乘法和除法,比如result=data*19中,因為20=16 + 2 + 1=2^4+2^1+2^0,是以result = data<<4 + data<<1+data;(當然實際代碼中不是這樣的,而是在always塊中進行不同的移位,中間寄存器進行存儲移位結果,然後用assign語句進行加起來)

(9)一進制簡約/歸約運算符

①一進制歸約運算符是單目運算符,操作數放在右邊,操作符有歸約與(&)、歸約或(|)、歸約與非(~&)、歸約或非(~|)、歸約異或(^)、歸約同或(~^),運算形式是(?):首先将操作數的第一位和第二位進行相應的與、或等操作,然後再講運算結果和第三位進行操作,依次類推直至最後一位。

長按二維碼識别關注旺材晶片

verilog always文法_視角 | Verilog是怎麼一點一點寫出來的!

【免責聲明】文章為作者獨立觀點,不代表旺材晶片立場。如因作品内容、版權等存在問題,請于本文刊發30日内聯系旺材晶片進行删除或洽談版權使用事宜。

verilog always文法_視角 | Verilog是怎麼一點一點寫出來的!

繼續閱讀