晶振及其内部電路詳解：

晶振原理：晶振，在電氣上它可以等效成一個電容和一個電阻并聯再串聯一個電容的二端網絡，電工學上這個網絡有兩個諧振點，以頻率的高低分其中較低 的頻率是串聯諧振，較高的頻率是并聯諧振。由于晶體自身的特性緻使這兩個頻率的距離相當的接近，在這個極窄的頻率範圍内，晶振等效為一個電感，是以隻要晶振的兩端并聯上合适的電容它就會組成并聯諧振電路。這個并聯諧振電路加到一個負回報電路中就可以構成正弦波振蕩電路，由于晶振等效為電感的頻率範圍很窄， 是以即使其他元件的參數變化很大，這個振蕩器的頻率也不會有很大的變化。

晶振有一個重要的參數，那就是負載電容值，選擇與負載電容值相等的并聯電容，就可以得到晶振标稱的諧振頻率。

一般的晶振振蕩電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分别接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等于負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。

一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振蕩電路就是比較好的選擇。             負載電容+等效輸入電容=22pF

無源晶振 有源晶振：

晶振是為電路提供頻率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要晶片内部有振蕩器，并且晶振的信号電壓根據起振電路而定，允許不同的電壓，但無源晶振通常信号品質和精度較差，需要精确比對外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。有源晶振不需要晶片的内部振蕩器，可以提供高精度的頻率基準，信号品質也較無源晶振要好。

晶振起振原理：

石英晶片是以能做振蕩電路（諧振）是基于它的壓電效應，從實體學中知道，若在晶片的兩個極闆間加一電場，會使晶體産生機械變形；反之，若在極闆間施加機械力，又會在相應的方向上産生電場，這種現象稱為壓電效應。如在極闆間所加的是交變電壓，就會産生機械變形振動，同時機械變形振動又會産生交變電場。一般來說，這種機械振動的振幅是比較小的，其振動頻率則是很穩定的。但當外加交變電壓的頻率與晶片的固有頻率（決定于晶片的尺寸）相等時，機械振動的幅度将急劇增加，這種現象稱為壓電諧振，是以石英晶體又稱為石英晶體諧振器。 其特點是頻率穩定度很高。

　　石英晶體振蕩器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振蕩器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和内置IC來共同作用來工作的。振蕩器直接應用于電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振蕩器比諧振器多了一個重要技術參數為：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的性能，也是各商家競争的一個重要參數。

可能有些初學者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好了解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問題解釋起來比較麻煩，如果初學者在練習序列槽程式設計的時候就會對此有所了解，這種晶振主要是可以友善和精确的設計序列槽或其它異步通訊時的波特率。

問： 我發現在使用晶振時會和它并一個電阻,一般1M以上,我把它去掉,闆子仍可正常工作,請問這個電阻有什麼用?可以不用嗎? 我有看到過不用的!不了解

　　答： 這個電阻是回報電阻，是為了保證反相器輸入端的工作點電壓在VDD/2，這樣在振蕩信号回報在輸入端時，能保證反相器工作在适當的工作區。雖然你去掉該電 阻時，振蕩電路仍工作了。但是如果從示波器看振蕩波形就會不一緻了，而且可能會造成振蕩電路因工作點不合适而停振。是以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作線上性區, 以獲得增益, 在飽和區是沒有增益的, 而沒有增益是無法振蕩的. 如果用晶片中的反相器來作振蕩, 必須外接這個電阻, 對于CMOS而言可以是1M以上, 對于TTL則比較複雜, 視不同類型(S,LS...)而定. 如果是晶片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因為晶片内部已經制作了, 要仔細閱讀DATA SHEET的有關說明.和晶振并聯的電阻作為負載，一般1M歐。也有和晶振串聯的電阻為諧振電阻。

問：晶振的參數裡有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什麼關系？像DS1302用的就是32.768K的晶振，它内部的電容是6pF的

　　答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振蕩的，與晶振串聯或并聯的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振蕩，必 然會對頻率起微調作用的。負載電容越小，振蕩電路頻率就會越高，4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz， 但如果讓20pF的電容參與振蕩，頻率就會升高為4.096MHz。或許有人會問為什麼這麼麻煩，不如将晶振直接做成4.096MHz而不用負載電容？不是沒有這樣的晶振，但實際電路設計中有多種振蕩形式，為了振蕩回報信号的相移等原因，也有為了頻率偏差便于調整等原因，大都電路中均有電容參與。

PLL：PLL是Phase-Locked Loop的縮寫，中文含意為鎖相環。PLL基本上是一個閉環的回報控制系統，它可以使PLL的輸出可以與一個參考信号保持固定的相位關系。PLL一般由鑒相器、電荷放大器（Charge Pump）、低通濾波器、壓控振蕩器、以及某種形式的輸出轉換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數關系，在PLL的回報路徑或（和）參考信号路徑上還可以放置分頻器。

壓控振蕩器産生周期性的輸出信号，如果其輸出頻率低于參考信号的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率提高。如果壓控振蕩器的輸出頻率高于參考信号的頻率，鑒相器通過電荷放大器改變控制電壓使壓控振蕩器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑒相器進行微小調整的時候，系統趨向一個穩态。

————————————————

版權聲明：本文為CSDN部落客「alala120」的原創文章，遵循 CC 4.0 BY-SA 版權協定，轉載請附上原文出處連結及本聲明。

原文連結：https://blog.csdn.net/alala120/article/details/81353358