天天看點

了解單端,全差分、僞差分

了解單端,全差分、僞差分

單端信号:

單端信号(single-end)是相對于差分信号而言的,單端輸入指信号有一個參考端和一個信号端構成,參考端一般為地端。

了解單端,全差分、僞差分

ADC單端輸入

比如說UART232序列槽中,發送端TXD,接收端RXD,參考端是地,GND,是典型的單端信号輸入輸出。

單端輸入時,是判斷信号與 地的電壓差。

了解單端,全差分、僞差分

RS232單端信号接口示意圖

差分信号:

差分(Differential)是将單端信号進行差分變換,輸出兩個信号,一個和原信号同相,一個和原信号反相。差分信号有較強的抗共模幹擾能力,适合較長距離傳輸,單端信号則沒有這個功能。

差分輸入時,是判斷兩信号線的電壓差。

了解單端,全差分、僞差分

差分信号波形圖

信号受幹擾時 ,差分的兩根線會同時受到影響,但電壓差變化不大。而單端輸入的一線變化時,GND不變,是以電壓差變化較大。

差分信号和普通的單端信号走線相比,最明顯的優勢展現在一下三個方面:

    1. 抗幹擾能力強,因為兩根差分走線之間的耦合很好(最好相鄰布線),當外界存在噪聲幹擾時,幾乎是同時被耦合到兩條線上,而接收端關心的隻是兩信号的內插補點,是以外界的共模噪聲可以被完全抵消。
    2. 能有效抑制EMI,同樣的道理,由于兩根信号的極性相反,他們對外輻射的電磁場可以互相抵消,耦合的越緊密,洩放到外界的電磁能量越少。
    3. 時序定位精确,由于差分信号的開關變化是位于兩個信号的交點,而不像普通單端信号依靠高低兩個門檻值電壓判斷,因而受工藝,溫度的影響小,能降低時序上的誤差,同時也更适合于低幅度信号的電路。目前流行的LVDS(lowvoltagedifferentialsignaling)就是指這種小振幅差分信号技術。

單端轉差分:

了解單端,全差分、僞差分

RS485電路圖,RS232與RS485之間的轉換。485-A與485-B是差分輸入輸出對,485-RX為單端輸出,485-TX為單端輸入,485-DIR為方向控制,實作半雙工通信。

了解單端,全差分、僞差分

上圖為典型全差分電路,所謂全差分即輸入和輸出均為差分的電路。上圖所示為全差分運放電路。

了解單端,全差分、僞差分

ADC差分輸入

僞差分輸入:

了解單端,全差分、僞差分

ADC僞差分輸入

為了既有差分輸入的優點又有單端輸入簡單的優點,還有一種僞差分輸入,通過把信号地連到ADCIN-端實作一種類似差分的連接配接。

僞差分(Pseudo-differential)信号連接配接方式減小了噪聲,并允許在儀器放大器的共模電壓範圍内與浮動信号連接配接.在僞差分模式下,信号與輸入的正端連接配接,信号的參考地與輸入的負端連接配接。僞差分輸入減小了信号源與裝置的參考地電位(地環流)不同所造成的影響,這提高了測量的精度。

僞差分輸入與差分輸入在減小地環流和噪聲方面是非常相似的,不同的方面在于,差分輸入模式下,負端輸入是随時間變化的,而在僞差分模式下,負端輸入一定僅僅是一個參考。描述僞差分的另外一種方式就是,輸入僅僅在打破地的環流這個意義上是差分的,而參考信号(負端輸入)不是作為傳遞信号的,而僅僅是為信号(正端輸入)提供一個直流參考點。

相關問題:

    • 僞差分輸入能有效抑制共模噪聲嗎?

能部分抑制。由于兩線對“大地”阻抗不一緻,是以抑制效果有限。

    • 僞差分輸入與差分輸入相比有哪些優缺點?

既然是“僞裝”的,原則上沒有優點隻有缺點。其缺點就是兩線不對稱,共模抑制效果有限。硬要湊一個優點的話,就是可以勉強将單端輸出信号僞裝成差分,效果比完全單端連接配接效果稍好一點(解決兩端地的小範圍浮動)。

  版權所有權歸卿萃科技 杭州FPGA事業部,轉載請注明出處  

  作者:杭州卿萃科技ALIFPGA 

  原文位址:杭州卿萃科技FPGA極客空間 微信公衆号

了解單端,全差分、僞差分

   掃描二維碼關注杭州卿萃科技FPGA極客空間