從最初的protel 99se 雙面闆，四層闆，到使用PADS 設計的8層闆，到目前主要使用allegro來進行大部分的4層，6層，8層闆設計，做PCB設計和布闆斷斷續續已近10年了。
由于工作需要，我不能把全部精力放在硬體設計上，不得不抽出大量的時間來做軟體和系統設計（這麼多年也一直關注linux的發展）。人的時間和精力是非常有限的。是以，在軟硬體方面，我自愧都不能走的太遠。2016年中，在專注做較高端的PCB設計時，常常疑惑和思考硬體設計的要點和未來。那種PCB布線領域中傳統意義上的“經驗”法則越來越讓我感到困惑和不安。就簡單一點來說，在DDR3的布線中，等長到底要做到多少才是合适的，等長是否要如此苛刻？依據又是什麼？且由于布線空間的限制，不得不做折中時，又該怎樣折中？DDR3布線拓撲結構對信号品質的影響？為何有時要選用T型拓撲？
我覺得在PCB設計中，再要走下去，必須是仿真和驗證。這也是部分能較好解決上述疑惑的手段和途徑。我們不能再盲目尊崇過去的經驗法則，必須使用更科學和可控的手段和方法來進行我們的設計。
下圖是我的I.MX6 PCB設計的截圖。我正在仿真及其深厚理論基礎的路上繼續探索着。
DDR3部分走線：
電源層分隔：