原文链接https://www.cnblogs.com/IClearner/tag/%E4%BD%8E%E5%8A%9F%E8%80%97%E8%AE%BE%E8%AE%A1/
首先声明本文是根据上面链接里文章截取而来，剩余部分是脚本编写的相关命令，在此我只截取理论知识部分，详细请看原链接。
低功耗设计入门（一）——功耗的构成/类型
本小节主要一方面介绍一下功耗的构成，一方面介绍一下工艺库中的功耗模型。功耗的构成可以从两个角度来描述，一个是从功耗种类方面，另一个是从系统结构方面。我们在设计过程中，讨论比较多的往往是从功耗角度方面；工艺库中的功耗模型主要是结合工艺库来对功耗种类进行一些具体的、补充式的讲解。下面我们就来看看功耗的工程吧。
1.功耗的构成——按类型分
低功耗按照类型分类呢，其构成主要有动态功耗、静态功耗、浪涌功耗这三种。在这第一小点我主要做一些简要的介绍，在后面的第三小点我将结合工艺库进行介绍。
（1）动态功耗
动态功耗包括：开关功耗或者称为翻转功耗、短路功耗或者称为内部功耗。
①开关功耗
在数字CMOS电路中，对负载电容进行充放电时消耗的功耗，比如对于下面的CMOS非门中:
当Vin = 0时，上面的PMOS导通，下面的NMOS截止；VDD对负载电容Cload进行充电，充电完成后，Vout的电平为高电平。
当Vin = 1时，上面的PMOS截止，下面的NMOS导通，负载电容通过NMOS进行放电，放电完成后，Vout的电平为低电平。
这样一开一闭的变化，电源的充放电，就形成了开关功耗，开关功耗Psitch的计算公式如下所示：
在上式中，VDD为供电电压，Cload为后级电路等效的电容负载大小，Tr为输入信号的翻转率（关于翻转率，我们在后面第三小点会进行介绍）。
一般情况下，信号在一个周期内平均翻转两次，即上升沿一次、下降沿一次，也就是说，Tr = 2f，因此，平均功耗就是：
Pdynamic = VddVddCL*f
我们不必追究这个公式怎么得来，我知道这个功耗在这么计算就可以了，有兴趣的话，也可以深入探讨。
②短路功耗
短路功耗也称为内部功耗，短路功耗是因为在输入信号进行翻转时，信号的翻转不可能瞬时完成，因此PMOS和NMOS不可能总是一个截止另外一个导通，总有那么一段时间是使PMOS和NMOS同时导通，那么从电源VDD到地VSS之间就有了通路，就形成了短路电流，如下面的反相器电路图所示：
短路功耗Pshort的计算公式如下所示：
上式中，Vdd为供电电压，Tr为翻转率，Qx为一次翻转过程中从电源流到地的电荷量。短路功耗/内部功耗是单元(比如说反相器单元)的输入从0到1或者从1到0的转换过程中，单元内部P管和N管同时导通那个瞬间的功耗，这不是因为单元损坏而产生的短路功耗
由此我们可以找到，动态功耗主要有开关功耗和短路功耗；其中开关功耗在动态功耗中占大部分比例；从上面的两个式子中我们可以看到，动态功耗主要跟电源的供电电压、翻转率、负载电容有关。
（2）静态功耗
在CMOS电路中，静态功耗主要是漏电流引起的功耗，如下图所示：
漏电流有下面几个部分组成：
·PN结反向电流I1（PN-junction Reverse Current）
·源极和漏极之间的亚阈值漏电流I2（Sub-threshold Current）
·栅极漏电流，包括栅极和漏极之间的感应漏电流I3（Gate Induced Drain Leakage）
·栅极和衬底之间的隧道漏电流I4（Gate Tunneling）
一般情况下，漏电流主要是指栅极泄漏电流和亚阈值电流（进入超深亚微米工艺之后，隧道漏电流成为主要电流之一），因此下面就简单介绍一下这两种电流。
栅极泄漏功耗：在栅极上加信号后（即栅压），从栅到衬底之间存在电容，因此在栅衬之间就会存在有电流，由此就会存在功耗。
亚阈值电流：使栅极电压低于导通阈值，仍会产生从FET漏极到源极的泄漏电流。此电流称为亚阈值泄漏电流。在较狭窄的晶体管中，漏极和源极距离较近的情况下会产生亚阈值泄漏电流。晶体管越窄，泄漏电流越大。要降低亚阈值电流，可以使用高阈值的器件，还可以通过衬底偏置进行增加阈值电压，这些属于低功耗设计，我们在后面的低功耗设计中会进行讲解。
静态功耗的计算公式如下所示，Ileak为泄漏电流（Ipeak应该是Ileak）：
（3）浪涌功耗
浪涌功耗是浪涌电流引起的功耗。浪涌电流是指开机或者唤醒的时候，器件流过的最大电流，因此浪涌电流也称为启动电流。一般情况下，浪涌功耗不是我们关注的地方，因此这里只是说明有这个功耗存在。
2.功耗的构成——按结构分
前面按照类型进行功耗分类，这里使用结构进行分类，也就是根据设备的结构或者设备的构成进行分类。（以SoC为例）主要分为：时钟树功耗、处理器功耗、存储器功耗、其他逻辑和IP核功耗、输入输出pad功耗。在不同的应用、设备中，这些功耗的比例不一样，但是时钟树、处理器、存储器占了绝大部分功耗，这是需要说明的。
（二）低功耗设计入门（二）——功耗的分析
前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT，关于PT的功耗分析可以查阅其他资料，这里不涉及使用PT的进行功耗分析。
(1)功耗分析与流程概述
上一个小节中讲解了功耗的构成，并且结合工艺库进行简要地介绍了功耗的计算。但是实际上，我们根本不可能人工地计算实际的大规模集成电路的功耗，我们往往借助EDA工具帮我们分析电路的功耗。这里我们就介绍一下EDA工具分析功耗的(普遍)流程，然后下一小节我们将介绍低功耗电路的设计和优化。
①功耗分析流程的输入输出
功耗分析的流程(从输入输出关系看)如下所示:
上面的图中，需要四种东西:
·tech library:这个就是包含功耗信息的工艺库了，比较精确的库里面还应该包含状态路径(SDPD)信息，代工厂提供。
·netlist:设计的门级网表电路，可以通过DC综合得到。
·parasitic:设计中连线等寄生参数，比如寄生电容、寄生电阻，这个一般是后端RC寄生参数工具提供，简单的功耗分析可以不需要这个文件。
·switch activity:包含设计中每个节点的开关行为情况，比如说节点的翻转率或者可以计算出节点翻转率的文件。这个开关行为输入文件是很重要的。这个开关行为可以有不同的形式提供，因此就有后面不同的分析功耗的方法。
（注意，不管使用什么方法进行功耗分析，功耗分析的时候，输入设计文件的都是门级网表文件）
②开关行为的一些概念
说到开关行为，我们前面的翻转率也是一种开关行为。此外我们还有其他关于开关行为描述的概念，这里我们通过举例说明，如下图所示:
·翻转(次)数:逻辑变化的次数，上图中信号的翻转数为3.
·翻转率:前面也有相关介绍，这里重提一下，翻转率是单位时间内信号(包括时钟、数据等等信号)的翻转次数。上图中翻转率为3/6 = 0.5(6个时间间隔内，翻转了3次)
·T1,T0:(节点)信号的逻辑值为1和0的持续时间，上图中T1为4，T0为2。
·静态概率(static probability ，SP):(节点)信号逻辑值为1的概率，上图中的SP为4/6=2/3。
低功耗设计入门（三）——系统与架构级低功耗设计
前面讲解了使用EDA工具（主要是power compiler）进行功耗分析的流程，这里我们将介绍在数字IC中进行低功耗设计的方法，同时也结合EDA工具（主要是Design Compiler）如何实现。我们的讲解的低功耗设计主要是自顶向下的设计，也就是说，我们首先介绍在系统架构层面上如何进行低功耗设计（或者可以从哪些方面进行低功耗设计）；然后我们在RTL层面和门级层面上介绍低功耗设计的方法，这两个种方法主要是依靠RTL代码和Design Compiler实现的，这是我们前端设计人员进行低功耗设计与优化所需要知道的，我们会着重介绍；最后我们简单介绍在物理设计层次上面降低功耗的方法。今天我们记录系统与架构级的低功耗设计。
1.系统与架构级低功耗设计
系统与架构层次的低功耗设计，可以节省70%以上的功耗。这个层次上的设计往往是由系统和架构设计人员进行的，这些人员往往是有着丰富经验的设计人员。他们制定了低功耗设计方案，由下一级的设计人员（比如做前端设计、做Flow的人员）进行具体实现。下面就来介绍一下在系统架构方面，可以从哪些方面进行低功耗设计，由于我只是只菜鸟，因此这些内容只是我在前人的经验中进行总结学习的笔记，仅供参考。
（1）多电压设计技术（Multi-VDD）
①多电压设计技术介绍
从前面的功耗方程中，我们可以知道，电压与功耗有着密切的联系。因此功耗的降低可以考虑使用低一点的电压。多电压设计技术有三种方式：
A：各电压区域有固定的电压，如上图（a）所示 ；
B:各电压区域具有固定的多个电压，由软件决定选择哪一个电压，如上图（b）所示；
C：自适应的方式，各电压域具有可变的，由软件决定选择哪一个电压，如上图（c）所示。
A是固定分配的电压；而B和C为动态电压管理，涉及到软硬件协同设计，这里我们放到后面进行介绍。这里主要是从整体上进行介绍多电压设计技术及其要求
②多电压综合库及电压模式控制单元
无论是哪一种低电压设计方式，都需要综合库的支出。这低功耗设计的综合库中，需要包含同一个单元在不同电压下的描述。此外综合库还要多电压设计的特殊单元，这些单元主要是：
·电平转换器（level shifter）：把高（低）电压区域的信号转换到低（高）电压区域。信号通常包括数据、时钟、扫描链数据等。电平转换器的示意图如下所：
·电源隔离单元（power isolation cell）:主要用于模块的输入、输出。它可以关掉电源时，将信号保持为常数，从而避免单元的输入悬空。电源隔离单元如下图所示：
·保持寄存器（retention register）：在不工作的情况下，将寄存器的状态保留下来。
电源隔离单元和保持寄存器我们将在后面的电源门控中进行详细介绍，这里先给出一个概念。
为了实现电压的动态管理——无论是使用硬件还是软件进行动态管理，都需要在设中加入电压模式控制单元。一个电压模式控制单元的例子如下所示：
该模块的功能是：系统不工作时， 进入IDLE模式， 这时候可以关掉不工作模块的电源； 当系统工作时， 给工作模块提供正常电压。这个模块可以是软件实现，也可以是硬件实现。
③多电压设计举例
对于多电压设计（尤其是A设计），关键是电压分配。在划分供电区域时， 要尽量与设计的层次结构一致， 并且要考虑到设计复杂性。 下面例子（左图）中（电压分配采用固定分配方案）， 存储器、 处理器核 、 其他逻辑用不同的工作电压。
右图中的设计有3个工作频率，分别为300,250和400MHz。由于单元的延迟与供电电压成相反关系，即供电电压越高，单元的延迟越小。因此为了满足时序的要求，对于工作频率高的模块，使用供电电压高的电源，以降低时序路径中单元的延迟，从而降低整条时序路径的延迟。上例中，工作频率为400MHz的模块，时序要求最高，因此供电电压最高，为1.2V。工作频率为250 MHz的模块，时序要求最低，因此供电电压最低，为0. 8V。通过对不同的模块设置不同的供电电压，可以使整个设计既能满足时序的要求，又可以降低其功耗。使用多电压技术，版图设计时，要产生多个电压区域(Voltage Area)，把供电不同的模块，分配到不同的电压区域。
（2）软/硬件协同设计
前面介绍了多供电电压设计，同时介绍了使用EDA工具实现的一个示例脚本。多供电电压设计中涉及到电压的动态管理，而动态管理可以使用软件实现，这就设计到了软硬件协同设计的问题。在这里，我们主要介绍软硬件协同设计中的软硬件划分以及电压的动态管理技术。
①软硬件划分
系统中的功耗都是硬件单元消耗的，但是软件组织对硬件的功耗有着很大的影响。在设计过程中，系统的功能可以用硬件实现，也可以使用使用软件进行实现。低功耗软件的设计需要注意：在满足系统应用的基础上，速度应该尽可能慢，电压应该尽可能低，尽可能满足时间要求。系统设计者根据规范和自身经验对系统性能进行推测（仿真建模），决定哪一部分使用硬件来实现，哪一部分使用软件来实现，从而达到性能和功耗最佳平衡。这些是系统设计者需要考虑的，这里不进行详细叙述，只需要知道，软硬件划分可以很大程度上降低功耗。
②动态电压频率调节DVFS技术
DVFS技术：dynamic voltage dynamic frequency scaling，动态电压频率技术，是一种通过将不同电路模块的工作电压及工作频率降低到恰好满足系统最低要求，来实时降低系统中不同电路模块功耗的方法。
电路模块中的最大时钟频率和电压紧密相关，如果一个电路能够估算出它必须做多少工作才能完成当前的任务，那么理论上讲就可以将时钟频率调低到刚好能适时完成该任务的水平。降低时钟频率意味着可以同时降低供电电压。频率和电压同时降低，功耗就大大降低了。这个是DVFS的原理。
DVFS技术这个种方法属于电压的动态管理，可以通过软件和硬件的方式实现。将DVFS合并到操作系统的调度程序和实时嵌入式任务管理服务当中，利用一个可编程的DC-DC开关电压调节器、一个可编程的时钟产生器和一个宽操作域的高性能处理器等资源进行实现。这种技术的使用需要系统使用者决定，这里不进行详述，只需要知道在系统层面可以考虑使用这种方法进行降低功耗。
③低功耗软件（操作系统）的动态功耗管理
前面也说了，可以使用软件的方式进行自适应地选择功耗。在系统软件过程运行过程中，可以在操作系统中加入功耗管理机制，把没有使用到的硬件单元关掉，这便是系统功耗的动态管理。加入功耗管理机制的操作系统的示意图如下所示：
这种功耗的动态管理依赖于前面描述的电压模式控制单元，只不过个单元是用软件进行实现的（因为是操作系统进行动态功耗管理）。具体的功耗动态管理实现这里就不详细说明，这应该是属于系统设计者和软件设计人员考虑的。
（3）系统时钟分配
系统时钟的分频也是系统层面降低功耗可以考虑的方面。时钟是系统中频率最高的信号，其功耗功之高是不容置疑的。在系统设计层面，可以考虑应用要求，将系统设置为不同的工作模式，加入时钟控制模块，在不同的工作模式下选用不同频率的时钟，并且将一些不需要的模块时钟关闭。时钟的分配可以使用内部的状态机实现，也可以使用软件实现。
（4）算法与IP选择
在系统设计层次上面，还可以通过算法和IP这两个方面降低功耗。
算法:
算法级在算法级降低功耗是非常有价值的。 在设计算法时， 要分析该算法需要多少ALU操作, 需要多少次存储器访问, 要尽量使那些耗能多的操作最小化。算法级低功耗设计跟具体设计有关。比如，对于大规模运算的应用（比如FFT），使用对数系统（logarithmic number system，lns）比使用线性系统更好。lns在降低平均位元活跃度（也就是降低0和1的变化程度）的同时使用加法和减法实现乘除法，使效率比线性系统更高。因此基于lsn算法来实现FFT可以节省大量的功耗，但是加法器和乘法器的宽度会增加，使用FPGA实现时就会需要更大的LUT(查找表)，而且这个查找表的大小是以指数增长的。
在一些行为综合工具中，可采用延时功耗乘积表示系统的优化目标，以降低完成特定计算所需的状态转换数，生成高效的计算结构。算法这一方面的低功耗设计让算法工程去考虑吧，我们来了解一下就可以了。
IP：
现在的SoC设计依赖于IP的集成。在选择IP时，除了考虑到性能要求，还需要考虑到功耗问题。例如，在选择CPU时，可以分析在完成相同的功能时，哪种CPU功耗更大。
（5）其他
在系统层次上，除了可以上面那些因素外，我们还可以考虑异步设计。在现在的系统设计中，一个系统可能使用多个时钟，但是在每个时钟控制的区域内部都设计成一个同步的子系统。通过时钟树综合、插入缓冲器减少时钟的偏移。这种方法在时钟网络上添加了大量的缓冲器，时钟网络消耗的功耗也增加。在异步设计里面，不需要全局时钟，两个模块通过握手信号进行交互，这时候就可以减少功耗。因此异步设计也是降低功耗的一种方法。
在大多是DSP中，需要用到FFT算法。FFT算法需要频繁访问存储器，我们可以在存储器和处理器之间添加缓存，在处理器需要之前，预先将相关数据从存储器中取到缓存里面。使用小范围的缓存能够使计算能耗大量下降，提高的FFT的效能。因此在系统设计的时候，特别是系统架构设计的时候，可以考虑基于缓存的系统体系结构进降低功耗。
系统层次上面的低功耗设计方法还有很多，比如说可测性设计上进行低功耗设计、存储器（内存）的低功耗设计等，这些都可以在系统层次上面进考虑，这里就不一一列出来了
低功耗设计入门（四）——RTL级低功耗设计
二、RTL级低功耗设计
前面介绍了系统级的低功耗设计，换句话说就是在系统级降低功耗可以考虑的方面。系统级的低功耗设计，主要是由系统级设计、具有丰富经验的人员实现，虽然还轮不到我们设计，我们了解一下还是比较好的。我们前端设计人员的重点不在系统级设计上面，而是在RTL级（及综合）上面。下面我们就来介绍RTL编码与逻辑综合的低功耗设计，重点是门控时钟和操作数隔离技术。今天主要是讲解操作数和一些常见的方法；门控时钟由于内容比较多，所以写在后面。
（1）并行与流水的选择
对于某一个功能模块，我们可以通过并行的方式进行实现，也可以通过流水线的方式进行实现，这两种方法都是面积换速度，不过在一定的场合下可以降低功耗，需要灵活应用，下面就简要地介绍一下这两种方法（的使用）。
·并行处理常用于数字信号处理部分。采用并行处理，可以降低系统工作频率，从而可能降低功耗。例如下图中：
用两个乘法器来取代原设计中的一个乘法器。这样，时钟频率可以降低，系统的整体功耗会降低。采用这种方法，要在增加的面积与节省的功耗之间进行权衡。
·流水线技术可以将一个较长的组合路径分成M级流水线。路径长度缩短为原始路径长度的1 /M。这样，一个时钟周期内充/放电电容变为C/M。如果在加入流水线之后，时钟速度不变，则在一个周期内，只需要对C/M进行充/放电，而不是原来对C进行充/放电。因此，在相同的速度要求下，可以采用较低的电源电压来驱动系统。这样，系统的整体功耗可能会降低。例如对于下面的流水线设计：
假设在一个设计中，关键路径是一个32bit X 32bit的乘法器。假设该乘法器的整体电容为C，工作频率为f。
->不加流水线时，要达到此工作频率，工作电压应该为V。
->当采用流水线方式时，该路径被分成两部分。对于每一部分，整体电容变为C/2。这样，如果要达到原来的工作频率f，工作电压可以降为βV,这里β<1. 因此，整个系统可以工作在βV电压下，整体功耗变为原来的β^2倍，即：
（2）资源共享与状态编码
对于设计比较多算术运算的设计，如果有同样的操作在多处使用，那我们就可以避免相应的运算逻辑在多个位置重复出现。例如下面是没有进行共享资源的代码：
进行资源共享后的代码如下所示：
上述代码中，在各分支中只使用一个比较器和一个算术比较器就可以实现相同的功能，因此极大地减少了功耗。
此外，对于一些变化非常频繁的信号，我们利用数据编码来降低开关活动(例如，用格雷码比用二进制码翻转更少，功耗更低)。
（3）操作数隔离
下面我们重点介绍另外一种常用的方法——操作数隔离（operand isolation，简称OI）的方法。
①操作数隔离的原理
我们先来看一个电路，如下所示：
上面的电路图中，当SEL_0≠1，SEL_1≠0时，加法器Add_0的运算结果并不能通过mux_0和mux_1到达寄存器reg_0的输入端口，也就是说寄存器reg_0将不会保存加法器Add_0的运算结果，这就意味着加法器Add_0的运算是不必要的。为了节省功耗，我们可以用操作数分离的方法，在某些条件下，使加法器不工作，保持静态，进行操作隔离之后的电路如下所示：
因此，操作数隔离的原理就是：如果在某一段时间内，数据通路的输出是无用的，则将它的输入置成个固定值，这样，数据通路部分没有翻转，功耗就会降低。
低功耗设计入门（五）——RTL级低功耗设计（续）
二、RTL级低功耗设计（续）
前面一篇博文我记录了操作数隔离等低功耗设计，这里就主要介绍一下使用门控时钟进行低功耗设计。
（4）门控时钟
门控时钟在我的第一篇博客中有简单的描述，这里就进行比较详细的描述吧。我们主要学习门控时钟电路是什么、什么使用门控时钟、综合库里的门控时钟、如何使用门控时钟、对门控时钟的一些处理、手动插入门控时钟。我们重点介绍如何使用门控时钟和门控时钟的处理。
①门控时钟概述
门控时钟有两种方案:一种直接针对寄存器的时钟进行门控，一种对模块级别的时钟进行门控。相比之下，直接对寄存器的时钟进行门控更为灵活。因为在很多时候，我们不能保证刚好将不需要门控的寄存器与需要门控的寄存器分配在不同的模块。因此我们主要介绍寄存器级的门控时钟。
上述电路图中，将控制信号(EN)直接与时钟信号(CLK)进行与操作，以完成门控。门控后的时钟信号GCLK送到寄存器阵列中。这样，当EN为0时，该时钟被关掉。相应的波形如下所示：
可以看出，如果EN信号不加控制，会导致门控时钟信号出现毛刺。时钟上的信号出现毛刺是非常危险的。所以在进行门控时，为了使门控时钟不产生毛刺，使能信号必须满足条件:它是寄存器的输出，该寄存器的时钟信号与要门控的时钟信号是相同的。由于上述原因，虽然采用这种门控方式最直接，但在实际中很少采用。
为了解决这种问题，引入基于锁存器的门控时钟方案，如下图所示：
对应的时序图如下所示：
可以看到，这种方式消除了EN与CLK组合产生的毛刺对门控时钟的影响。该方法的原理在于:锁存器在CLK为低时透明。这样，EN 信号上的毛刺仅出现在CLK的低电平处，EN1与CLK进行与操作，可以将这部分毛刺消除掉。这样，GCLK上就没有毛刺了。
不过需要注意的是，如果在电路中，锁存器与与门相隔很远，到达锁存器的时钟与到达与门的时钟有较大的延迟差别，则仍会出现毛刺，下面就来分析一下：
上述的右上图中，B点的时钟比A时钟迟到，并且Skew > delay，这种情况下，产生了毛刺。为了消除毛刺，要控制Clock Skew，使它满足Skew >Latch delay（也就是锁存器的clk-q的延时）。上述的右下图中，B点的时钟比A时钟早到，并且|Skew| > ENsetup 一 (D->Q)，这种情况下，也产生了毛刺。为了消除毛刺，要控制Clock Skew，使它满足|Skew|< ENsetup一(D->Q)。
常见的是第一种毛刺，不过我们可以将这个逻辑做成一个单元，这样就基本上能消除上面的那两种毛刺了，即：
通常情况下，时钟树由大量的缓冲器和反相器组成，时钟信号为设计中翻转率最高的信号，时钟树的功耗可能高达整个设计功耗30%。加入门控时钟电路后，由于减少了时钟树的开关行为，节省了开关功耗。同时，由于减少了时钟引脚的开关行为，寄存器的内部功耗也减少了。采用门控时钟，可以非常有效地降低设计的功耗，一般情况下能够节省20%~60%的功耗。
此外，由于门控时钟不需要用到MUX单元，加入门控时钟电路后，设计的面积也减少了。门控时钟电路的扇出越大，减低功耗和面积的效能越好。当然，扇出太大了，又会产生时序等的问题。
门控时钟电路非常容易实现，用工具自动插入门控时钟，不需要修改RTL代码，门控时钟与工艺无关。
这些优点本来应该放在总结处说的，这里提前进行叙述是为了能够给大家一个印象。其中低功耗的优点是通篇进行讲解的，然后降低面积和实现的问题，我们会在后面的具体实现进行讲解。
②综合库中的门控时钟模型
前面我们说了，门控时钟可以以三种方式实现：一个与门（即不带锁存的门控时钟）、分散的锁存器+与门、集成的锁存器+与门。在综合库中，与门、锁存器是基本逻辑单元，因此可以构成门控时钟。此外，综合库中还专门提供了集成的门控单元。一般情况下，我们使用的是集成的门控单元，因为这个门控单元是对Skew作了控制，不存在前面描述的毛刺问题。
③门控时钟实现
我们要实现门控时钟，首先就得从RTL代码中进行设置。在RTL代码中将需要门控的寄存器写成“载入-使能”的形式，如下所示：
always @(posedge CLK)
if (EN)
Q <=D;
上述代码中，如果EN有效，则寄存器在时钟上升沿采样数据，否则保持原值。一般情况下，综合会得到下图右上角的电路，而插入门控时钟的电路为下图右下角的电路：
上图的典型综合结果中（即不使用门控时钟的情况），在每个受EN使能控制的寄存器之前加入了一个MUX，当EN信号有效时，寄存器锁存输入信号D;否则保持原值。这种方法也能减少寄存器上的翻转，因而节省翻转功耗。然而，这种“载入一使能”结构中，每个寄存器都有一个MUX，假设MUX面积为4，则8位寄存器需要增加的面积为32。面积越大，意味着芯片成本越高，而且整体的功耗也会增加。另外，这种方式不能消除时钟树上的功耗。
对于右下角的门控时钟形式的综合电路，假设一个门控逻辑的面积为10，一个门控时钟信号可以驱动8位寄存器，则在门控时钟电路中，对每8个寄存器需增加一个门控逻辑，增加的面积为10。由此可以看到，门控时钟的电路比普通综合结果的面积更小、功耗更低。
低功耗设计入门（六）——门级电路低功耗设计优化
三、门级电路低功耗设计优化
（1）门级电路的功耗优化综述
门级电路的功耗优化(Gate Level Power Optimization，简称GLPO)是从已经映射的门级网表开始，对设计进行功耗的优化以满足功耗的约束，同时设计保持其性能，即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库的电路，如下图所示：
门级电路的功耗优化包括了设计总功耗，动态功耗以及漏电功耗的优化。对设计做优化时，优化的优先次序如下：
由此我们可以找到， 优化时，所产生的电路首先要满足设计规则的要求，然后满足延迟(时序)约束的要求，在满足时序性能要求的基础上，进行总功耗的优化，再进行动态功耗的优化和漏电功耗的优化，最后对面积进行优化。
优化时先满足更高级优先权的约束。进行低级优先权约束的优化不能以牺牲更高优先权的约束为代价。功耗的优化不能降低设计的时序。为了有效地进行功耗优化，需要设计中有正的时间冗余(timing slacks)。功耗的减少以时序路径的正时间冗余作为交换，即功耗优化时会减少时序路径上的正的时间冗余。因此，设计中正的时间冗余越多，就越有潜力降低功耗。
通过上面的描述，对门级功耗优化有了一下了解之后，这里先介绍一下静态功耗优化的方法——多阈值电压设计，然后介绍基于EDA工具的动态功耗的优化，接着介绍总体功耗的优化；在最后介绍一种常用的门级低功耗的方法——电源门控。电源门控我放在明天发表，今天的内容主要就是围绕静态、动态、总功耗来写。
（2）多阈值电压设计
①多阈值电压设计原理
由于半导体工艺越来越先进，半导体器件的几何尺寸越来越小，器件中的晶体管(门)数越来越多，器件的供电电压越来越低，单元门的阈值电压越来越低。由于单位面积中的单元门越来越多，功耗密度高，器件的功耗大。因此，设计时，我们要对功耗进行优化和管理。在90nm或以下的工艺，静态功耗要占整个设计功耗的20%以上。因此，使用超深亚微米工艺时，除了要降低动态功耗，还要降低静态功耗。在超深亚微米工艺，单元门的阈值电压和漏电功耗（静态功耗）有如下图所示的关系：
由图可见，阈值电压Vt以指数关系影响着漏电功耗。阈值电压Vt与漏电功耗和单元门延迟有如下关系:
阈值电压Vt越高的单元，它的漏电功耗越低，但门延迟越长，也就是速度慢；
阈值电压Vt越低的单元，它的漏电功耗越高，但门延迟越短，也就是速度快。
我们可以利用多阈值电压工艺库的这种特点，进行漏电功耗的优化，设计静态功耗低性能高的电路。
一般的设计中，一个时序路径组((timing path group)有多条时序路径，延迟最大的路径称为关键路径。根据多阈值电压单元的特点，为了满足时序的要求，关键路径中使用低阈值电压的单元(low Vt cells)，以减少单元门的延迟，改善路径的时序。而为了减少静态功耗，在非关键路径中使用高阈值电压的单元(high Vt cells)，以降低静态功耗。因此，使用多阈值电压的工艺库，我们可以设计出低静态功耗和高性能的设计。上面的描述如下图所示：
②门级网表/RTL代码的多阈值电压设计
多阈值电压设计可以在门级网表或者RTL代码的时候就进行，也可以在后面布线后进行。门级网表/RTL代码的多阈值电压设计（或者说是静态功耗优化）流程如下所示：
（3）基于EDA工具的动态功耗优化
前面介绍了静态功耗的优化，下面介绍动态功耗的优化。动态功耗优化通常在做完时序优化后进行。动态功耗优化时，需要提供电路的开关行为，工具根据每个节点的翻转率，来优化整个电路的动态功耗。用compile/physopt命令可以同时对时序和功耗做优化。优化过程用了很多技术比如插入缓冲器、相位分配之类的。由于这些都是power compiler在背后自动实现（或者说是进行低功耗优化时工具使用的原理），不需要我们进行设置，因此这里不进行介绍。
（4）总体功耗优化
前面分别介绍了静态功耗和动态功耗的优化方法。我们可以把它们结合在一起，进行整个设计总功耗的优化。总功耗是动态功耗和静态功耗的和，总功耗的优先级比动态功耗和静态功耗高。总功耗优化时，工具尽量减少动态功耗和静态功耗的和。优化时如果减少了漏电功耗增加了动态功耗，但它们的和减少了，优化是有效的。反之亦然。我们可以通过设置开关，使动态功耗优化和静态功耗优化用不同的努力级别(effort levels)和权重(weights)进行优化。
低功耗设计入门（七）——门级电路低功耗设计优化（续）
前面讲解了门级功耗的优化方法，包括静动态和总体的功耗。现在来记录一下门级层次（有点书也说是在系统级）常用的一种低功耗方法——电源门控。
①电源门控概述与原理
电源门控是指芯片中某个区域的供电电源被关掉，即该区域内的逻辑电路的供电电源断开。电源门控(Power Gating)的设计如下图所示：
如果某一模块在一段时间内不工作，可以关掉它的供电电源（关掉供电电源可以使用MTCMOS开关，通常在使用后端工具进行布局布线时加入MTCMOS，这属于后端知识，这里不进行介绍）。断电后，设计进入睡眠模式，其漏电功率很小。唤醒时，为了使模块尽快恢复工作模式，需要保持关电前的状态。保持寄存器(retention register)可用于记忆状态。使用保持寄存器设计电源门控如下图所示：
下面来解释一下上面的设计：
·在睡眠模式，寄存器的电源Vdd2被切断，因此它的漏电功耗极小;这时候仅仅保持锁存器处于工作状态，寄存器的值保留在锁存器里。由于锁存器是用高阈值电压的晶体管组成，漏电功耗很低。
·当Restore信号被激活时，寄存器的电源Vdd2被加上，保留在锁存器里的值被载入到寄存器。寄存器在工作(活跃)状态时，它作为一般的寄存器工作。Save/Restore引脚也称为电源门控引脚(power gating pins)，它们被用于把电路置于适当的模式。
·电源门控模块的输出端需要使用隔离单元(Isolation Cell)（我们在前面讲过），因为在睡眠模式时，模块的输出为不确定值。为了保证在睡眠模式时，下一级的输入不会悬空，插入隔离单元，提供一个"1”或”0”的输出，使下一级的输入为确定的逻辑值
低功耗设计入门（八）——物理级低功耗设计&to be continued？
前面学习了从系统级到门级的低功耗设计，现在简单地了解了一下物理级设计。由于物理级的低功耗设计与后端有关了，这里就不详细学习了。这里主要是学习了一些基本原则，在物理级，进行低功耗设计的基本原则是:
·对于设计中翻转活动很频繁的节点，采用低电容的金属层进行布线;
·使高翻转率的节点尽可能地短;
·对于高负载的节点与总线，采用低电容的金属层;
·对于特别宽的器件，采用特殊的版图技术，以得到更小的漏极结电容。
·在有些布局布线工具中，可以将功耗作为优化目标来生成时钟树。
低功耗设计入门的学习到这里就结束了，然而这只是入门。在低功耗设计这个专题里面，还有很多东西要学习。在后续的日子里（可能是几个月后，也可能是一两年后，也可能更久），我会深入学习一下低功耗设计，学习的方向主要是：
·结合一些具体的Design进行低功耗设计，熟悉低功耗的流程；
·使用PT进行低功耗的分析；
·更多的低功耗设计技巧；