現代半導體IC晶片封裝技術——通史
編者按：這篇文章成文于2003年2月21日發表在《大衆硬體》上，被連載了2期。這是一篇很好的技術文章，也是我拿得出手可以炫耀的作品。文章中有一處圖檔錯誤，我直到自己拿到雜志才看出來。整篇排版的編輯半個字都沒改動，不能怪人家懶，隻能說他這方面的知識比較蒼白不敢改。這裡貼出來的文章還有那處圖 片錯誤，細心的朋友應該能找出來。
封裝技術大史記
對于CPU，大家已經很熟悉了，相信你可以如數家珍似地說出各款CPU的型号特點。但談到CPU和其他大規模內建電路的封裝，真正熟悉的人便寥寥無幾了。 所謂封裝是指安裝半導體內建電路晶片用的外殼，它不僅起着安放、固定、密封、保護晶片和增強電器性能的作用，而且還是溝通晶片内部世界與外部電路的橋梁。晶片通過導線連接配接到封裝外殼的引腳，這些引腳又通過印制闆上的導線與其他器件建立連接配接。是以，封裝對于內建電路來說起着重要的作用。
人類邁入了21世紀，可以說今後世界的發展都是建立在電子工業的基礎上，而電子工業的基礎則是IC制造技術。晶片封裝技術的目的在于賦予IC晶片一套組織架構，使其能夠發揮穩定的功能。以晶片的整個制造過程而言，晶片封裝技術屬于産品後半段的制造技術，是以封裝技術常常被認為僅僅是晶片電路制造技術的配角之一。事實上，封裝技術的範圍涵蓋廣泛，他應用了實體、化學、機械、材料、機電等等知識，也使用了金屬、陶瓷、高分子等各式各樣的材料。在微 電子領域中對晶片的功能要求越來越高，對晶片的使用環境越來越苛刻。開發晶片封裝技術的重要性不亞于晶片制造技術和其他微電子相關技術，故世界上各大微電子公司都争相研發新一代的封裝方式，以求得技術的領先。
封裝的主要生産過程包括：晶圓切割，将晶圓上每一晶粒加以切割分離。粘晶，（Die-Attach）将切割完成的晶粒放置在導線架上。焊線， （Wire Bond）将晶粒信号接點用金屬線連接配接至導線架上。封膠，将晶粒與外界隔絕。檢切/成型，将封膠後多餘的殘膠去除，并将導線架上IC加以檢切成型。印字，在IC表面打上型号、生産日期、批号等資訊。檢測，測試晶片産品的優劣。
封裝在IC制造的流程中的位置
怎樣衡量一個晶片封裝技術是否先進呢？首先，要看晶片面積與封裝面積之比，這個比值越接近1越好。當然這個比值永遠也不可能等于1，那應該稱作“裸晶”。例如采用40根引腳的塑封雙列直插式封裝(PDIP) 的CPU為例，其晶片面積/封裝面積=3×3/15.24×50=1:86離1相差很遠。不難看出，這種封裝尺寸遠比晶片大，說明封裝效率很低，占去了很 多有效安裝面積。接着要看引腳的設計。理論上來說引腳要盡量的短，以減少信号延遲；引腳間的距離要盡量遠，以保證互不幹擾。但是随着半導體集 成的數量越來越龐大，單一晶片中附加的功能越來越多。引腳的數目正在與日俱增，其間距也越來越小。引腳的數量從幾十根，逐漸增加到幾百根，今後5年内可能 達2千根。基于散熱的要求，封裝越薄越好。随着晶片內建度的提高，晶片的發熱量也越來越大。除了采用更為精細的晶片制造技術以外，封裝設計的優劣也是至關重要的因素。設計出色的封裝形式可以大大的增加晶片的各項電器性能。如比較小的阻抗值、較強的抗幹擾能力、較小的信号失真等等。
晶片的封裝技術經曆了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM。技術名額和電器性能一代比一代先進。下面就給大家介紹晶片的各種封裝技術。
DIP封裝
在70年代流行的是雙列直插封裝，DIP(Dual In－line PACkage)是指采用雙列直插形式封裝的內建電路晶片。絕大多數中小規模內建電路均采用這種封裝形式，其引腳數一般不超過100個。是Intel 8位和16位處理晶片采用的封裝方式，緩存晶片、BIOS晶片和早期的記憶體晶片也使用這種封裝形式。它的引腳從兩端引出，需要插入到專用的DIP晶片插座上。當然，也可以直接在有相同焊孔數和幾何排列的電路闆上進行焊接。DIP 封裝的晶片在插座上插拔時應特别小心，以免損壞引腳。後來衍生的DIP封裝結構形式有：多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線架構式 DIP。封裝的材料也是多種多樣的，含玻璃陶瓷封裝，塑膠包封裝，陶瓷低熔玻璃封裝等等。DIP封裝适合焊接在早期的單層PCB電路闆上，采用穿孔焊接方式操作，焊接友善。但是由于晶片面積與封裝面積之間的比值較大是以體積也較大發熱量也很高。
主機闆上采用DIP封裝的BIOS芯
晶片載體封裝
80年代出現了晶片載體封裝，這些載體的封裝形式包括：無線陶瓷晶片載體LCCC(Leadless CeramIC Chip Carrier)、塑膠四邊引出扁平封裝PQFP(Plastic Quad Flat PACkage) 、小尺寸封裝SOP(Small Outline Package) 、塑膠有線晶片載體PLCC(Plastic Leaded Chip Carrier)。
PQFP的封裝形式最為普遍。其晶片引腳之間距離很小，引腳很細，很多大規模或超大內建電路都采用這種封裝形式，引腳數量一般都在100個以上。Intel系列CPU中80286、80386和某些486主機闆晶片采用這種封裝形式。此種封裝形式的晶片必須采用SMT技術（表面安裝裝置）将晶片與電路闆焊接起 來。采用SMT技術安裝的晶片不必在電路闆上打孔，一般在電路闆表面上有設計好的相應引腳的焊點。将晶片各腳對準相應的焊點，即可實作與主機闆的焊接。用這種方法焊上去的晶片，如果不用專用工具是很難拆卸下來的。SMT技術也被廣泛的使用在晶片焊接領域，此後很多進階的封裝技術都需要使用SMT焊接。
以下是一顆AMD的QFP封裝的286處理器晶片。0.5mm焊區中心距，208根I/O引腳，外形尺寸28×28mm，晶片尺寸10×10mm，則晶片面積/封裝面積=10×10/28×28=1:7.8，由此可見QFP比DIP的封裝尺寸大大減小了。
PQFP封裝的主機闆聲霸卡晶片
采用QFP封裝，44針引腳的晶片示意圖
SOP具有多變的引腳數，和靈活小巧的尺寸。在它的基礎上又發展出更為輕薄的TSOP(Thin Small Outline PACkage) 封裝技術。但因為此種封裝引腳的距離僅僅為1.27、1.0、0.8mm。是以不能內建過多的引腳，一般都在8至48個之間。是以TSOP成為了最為普及的記憶體封裝形式。TSOP記憶體封裝技術的一個典型特征就是在封裝晶片的周圍做出引腳，如SDRAM記憶體的模組兩側各有兩排引腳，SGRAM記憶體的模組四面 都有引腳。TSOP适合用SMT技術在PCB電路闆上安裝布線。TSOP封裝外形尺寸時，寄生參數會相應減小(電流大幅度變化時引起輸出電壓擾動的電器參數)，适合高頻應用，封裝操作比較友善，可靠性也比較高。随後改進和衍生的TSOP技術目前廣泛應用于SDRAM記憶體的制造，不少知名記憶體制造商目前都在采用這項技術進行記憶體封裝。
采用SOP封裝，28針引腳的晶片
PLCC封裝也算是比較常見的。這種封裝形式外形呈正方形，32腳封裝，四周都有管腳，外形尺寸比DIP封裝小得多。PLCC封裝适合用SMT表面安裝技術在PCB上安裝布線，具有外形尺寸小、可靠性高的優點。現在大部分主機闆的BIOS都是采用的這種封裝形式。
PLCC封裝的主機闆BIOS晶片
PLCC封裝示意圖
3、PGA封裝
随着半導體工業飛速發展，需要的引腳數不斷增加，再停留在周邊排列引線的老模式上，即使把引線間距再縮小，也不能解決引腳增多的困擾，于是提出了面陣排列的新概念。陣列式封裝就這樣誕生了。
PGA(Pin Grid Array PACkage) 晶片封裝形式在晶片的内外有多個方陣形的插針，每個方陣形插針沿晶片的四周間隔一定距離排列。根據引腳數目的多少，以晶片為中心在四周圍成2-5圈引腳。 安裝時，将晶片插入專用的PGA插座。為使CPU能夠更友善地安裝和拆卸，從486晶片開始，出現了一種ZIF的CPU插座，專門用來滿足PGA封裝的 CPU在安裝和拆卸上的要求。
ZIF(Zero Insertion Force Socket)零作力插座。這也是Socket結構CPU獨有的插座。通過插座旁邊的杠杆開合，可以調整插座内部對引腳的阻力，進而牢固地鎖定CPU。即 使多次更換CPU也不會造成磨損。ZIF插座的出現解決了CPU日後更新的大問題。隻要使用者主機闆的晶片組支援，就可以更新為更快的CPU。
PGA封裝在高密度封裝上占有多年的優勢，其大部分産品被應用于高引腳數、高功率、高效能的電腦上。一般引腳數目在100至500之間。在Intel系列CPU 中，80486和Pentium、Pentium Pro均采用這種封裝形式。當然在PGA基礎上還衍生出了很多封裝形式。CPGA（CeramIC Pin Grid Arrau PACkage 陶瓷針腳網格陳列封裝）适用于Intel Pentium MMX、AMD K6、AMD K6－2、AMD K6 Ⅲ、VIA Cxrix Ⅲ、Cxrix/IBM 6x86MX、IDT WinChip C6和IDT WinChip 2處理器。PPGA(Plastic Pin Grid Aoray Package塑膠針腳網格陳列封裝)，适用于Intel Celeron處理器(Socket 370)的封裝方式。
還有Coppermine核心的奔騰3和賽揚2所采用的FC-PGA (flip Chip Pin Grid Arrax，反轉晶片針腳栅格陣列)封裝，和新的Tualatin核心的奔騰3和賽揚3的FC-PGA2封裝。兩者最主要的差別就是在于後者在頂部多了一 個金屬蓋。這是由于使用者反映早先的奔騰3的核心非常脆弱。碩大的散熱片很容易壓破核心。其字首FC是指以不同的連線材料和方法使晶片正面向下完成電路連線，其引腳從底端引出，并形成規則的陣列。這樣可以內建更多的引腳數量，降低電子的延遲，縮小電路闆尺寸，降低封裝成本，具有較高的降伏強度和較高的可靠度。
FC-PGA同FC-PGA2封裝的差異
SEC封裝
在1997年伴随着奔騰2的釋出，Intel也帶來了新一代的Slot 1接口技術。但是由于支援此種接口的CPU封裝工藝複雜、成本極高。Slot X架構的CPU不再用陶瓷封裝，而是采用了一塊帶金屬外殼的印刷電路闆。 在該印刷電路闆上內建了處理器部件。由于當時的生産工藝比較落後，0.35微米工藝的情況下，處理器的L2緩存電路不可能內建在處理器内部。是以我們看到的基于Slot 1接口的PII處理器，在電路闆兩側有兩塊大大的L2緩存晶片。此後随着0.25微米工藝的成熟，L2已經可以內建于處理器内部。是以在此後的奔騰3處理 器推出不久Socket接口的處理器全面複辟。在此同時AMD為了與Intel搶奪市場也推出了類似的Slot A接口。從外觀上看Slot 1與Slot A并無太大差别，在主機闆上兩者擺放的方向正好相反。
老PII的CPU核心兩側有兩個碩大的L2緩存晶片
此種封裝外殼稱為SEC(Single Edgecontact Cartridge)單邊接插卡盒。SEC卡設計是插到Slot X插槽中，尺寸相當于一個ISA插槽的大小。所有的Slot X主機闆都有由兩個塑膠支架組成的固定裝置，SEC卡可以從兩個塑膠支架之間插入Slot X槽中。其中，Intel Celeron處理器是采用SEPP(Single Edge Processor PACkage)單邊處理器封裝；而PentiumⅡ是采用SECC(Single Edge Contact Connector)單邊接觸連接配接的封裝；Intel的PentiumⅢ是采用SECC2封裝。AMD基于Slot A接口的K7 Athlon處理器也是采用SEC封裝。
BGA封裝
90年代随着內建電路技術的進步、裝置的改進和亞微米技術的使用，LSI、VLSI、ULSI相繼出現，矽晶晶片內建度不斷提高，并且對內建電路封裝要求更加嚴格，I/O引腳數急劇增加，功耗也随之增大。為滿足發展的需要，在原有封裝形式的基礎上，又增添了新的球栅陣列封裝，簡稱BGA(Ball Grid Array PACkage)。它算是第三代面矩陣式（Area Array）IC封裝技術。它在晶粒底部以陣列的方式布置許多錫球，用這些錫球代替傳統的導線架，每個錫球就是一個引腳，錫球規則的排列在晶片底部，就形成了這種獨特的封裝結構。
封裝時所采用的錫球
BGA一出現便成為CPU、南北橋等超大規模晶片的高密度、高性能、多功能及高I/O引腳封裝的最佳選擇。很多半導體公司普遍采用這種內建度很高的封裝形式，其單獨的晶片裡可以內建達300萬隻以上半導體。許多功耗很大的CPU晶片，如Pentium、Pentium Pro、Pentium Ⅱ以及i850晶片組等均采用陶瓷針栅陣列封裝CPGA和陶瓷球栅陣列封裝CBGA（CeramIC BGA）。并且Intel開始在晶片上安裝微型風扇散熱片，進而使電路的穩定可靠的工作。
世界上首款BGA封裝的主機闆晶片組i850
球栅陣列封裝技術具備許多傳統封裝工藝中不可多得的好處，它能在更小的面積内提供更多的引腳數，産生一個強勁的“球” 結構，無縫地內建到制造過程中。其封裝面積隻有晶片面積的1.5倍左右。與 PLCC 或 PQFP 封裝相比，BGA 封裝明顯節省電路闆面積。例如，與标準的 44 針 PLCC 相比時，新的 49 球 CBGA 封裝幾乎節省 84% 的電路闆面積。BGA 封裝工藝具有多種選擇包括: 49、100、144、208、256、272、388、484、492、676 球。封裝尺寸和高度的減小使印刷電路闆空間節約多達 84% 。BGA封裝具備更好的器件噪聲特性和功率管理特性。
BGA可以使晶片做的更小
BGA的 另一個主要優勢是成品率高。Motorola和Compaq等公司聲稱，在其包含160至225條I/O引線的0.05英寸間距封裝中，産品基本沒有缺陷 産生。而其他的全自動工廠中，具有相同I/O引線數的細間距器件的失效率為500或1000PPM。目前主流BGA封裝I/O引線在400至700條，日本甚至報道了2000條I/O引線BGA封裝的研發成果。
随着Intel BX主機闆和Super7結構主機闆的逐漸盛行，100MHz外頻已占據了市場的主導地位。為了能與之更好的配合，記憶體産品也相繼出台。Intel的PC-100記憶體标準，更在這樣一個大環境中應運而生。在Intel官方文檔中規定，記憶體的時鐘頻率是100MHz且讀取速度要達到167MHz。但是傳統記憶體IC采 用TSOP封裝形式，它在超過150MHz後，會有很大的信号幹擾和電磁幹擾。是以，對于用TSOP封裝的PC-100記憶體來說，在100MHz外頻下已顯的有些力不從心了，就更不要說馬上要問世的PC-133标準了。此後我國台灣廠商KINGMAX于1998年8月釋出了Tiny-BGA封 裝技術。事實上，Tiny-BGA技術可視為超小型的BGA架構。采用Tiny-BGA封裝會更小些，大約隻有1.2倍左右。它大大增強了PC-100的 使用效率，提供更好的散熱系數，并大幅降低了電磁波影響。釋出之後很快便有成品正式上市，取代傳統的TSOP技術成為記憶體中的“新貴”。它被應用在很多高檔的顯示卡中。後續的DDR和DDRII記憶體大多數也采用了Tiny-BGA封裝。
kingmax最新的彩色Tiny-BGA封裝的256MB DDR 400記憶體
μBGA(MICro Ball Grid Arrax)微型球栅陣列封裝。μBGA封裝是在BGA基礎上做了改進，按0.5mm焊區中心距，晶片面積與封裝面積的比大于1∶1.14。成品記憶體條在 封裝的外面還有一層堅固的金屬外殼，在抗幹擾能力方面相當出色。它是Tessera公司的獨家專利，尤其适合工作于高頻狀态下的DRDRAM，但制造成本極高昂，目前主要用于Rambus記憶體中。
揭開外層金屬殼的Rambus記憶體
CSP封裝
在BGA技術開始推廣的同時，另外一種從BGA發展來的CSP封裝技術開始出露端倪。這就是傳說中的CSP封裝形式。它的全稱為Chip Scale PACkage， 為晶片級封裝的意思。作為新一代的晶片封裝技術，在BGA、TSOP的基礎上，CSP的性能又有了革命性的提升。CSP封裝可以讓晶片面積與封裝面積之比 超過1：1.14。已經非常接近于1:1的理想情況。同等空間下相對于BGA封裝，CSP封裝可以将存儲容量提高三倍。 它的絕對尺寸僅有32平方毫米，相當于TSOP封裝面積的1/6。在相同體積下，記憶體模組可以裝入更多的晶片，進而增大單條容量。CSP封裝也非常的薄， 金屬基闆到散熱體的最有效散熱路徑僅有0.2mm。在相同的晶片面積下CSP所能達到的引腳數明顯的要比TSOP、BGA引腳數多的多。TSOP最多為 304根引腳，BGA能達到600根引腳的極限，而CSP理論上可以達到1000根。由于如此高度內建的特性，晶片到引腳的距離大大縮短了，線路的阻抗顯著減小，信号的衰減和幹擾大幅降低。這也使得CSP的存取時間比BGA改善15%~20%。
市面上較早的CSP封裝記憶體是金邦科技公司推出的所謂tCSP封裝（thin Chip Scale PACkaging）。 它具有資料傳輸速度快，高容量擴充，有着很好的散熱性和耐用性。采用tCSP封裝技術的晶片，體積較小，隻有TSOP封裝晶片的一半，因而在機關面積相同的底闆上可比TSOP多插一倍晶片，進而增加記憶體容量。目前，采用tCSP的記憶體容量SDRAM可高達1GB。根據tCSP記憶體體積小的特性，令其應用面大增，尤其适合于筆記本電腦等隻有有限安裝記憶體空間的産品。tCSP的獨特結構，使其傳導性和對流性有顯著的改善，進而提升了晶片的散熱能力。憑借如此先進的封裝2002年6月份金邦成功釋出了全球首家DDR433記憶體。
tCSP封裝的DDR433記憶體條
随後，Kingston釋出了自行研發的專利EPOC(Elevated PACkage Over CSP)三維記憶體模組雙層封裝技術。看上去它更像TSOP與CSP的結合體，頂層TSOP封裝的晶片包裹着下層的超小型CSP封裝的晶片。在兩個晶片之間沒有使用晶片組的互連技術或實體上的接觸，它并不是真正意義上的MCM封裝。頂層與底層晶片之間允許有空氣通過，有效地提高了散熱效率。由于EPOC在同一片電路闆上可以內建更多的記憶體顆粒，是以作為未來的新式封裝技術，有效地控制了伺服器記憶體的價格，并且提升了高容量模組的性能價格比。它也給予其他封裝設計人員很多啟示，三維封裝模組技術和多種封裝方式的結合技術翻開了新的一頁。
内部的CSP封裝的晶片
EPOC的刨面圖
MCM封裝
在看過上述的各種封裝技術之後我們不難看出，單一形式的封裝技術總是存在或多或少的缺陷。僅僅使用一種封裝技術不能滿足多種領域的需要。是以把多個高內建度、高性能、高可靠性的晶片，在高密度多層互聯基闆上用SMT技術組成多種多樣的電子子產品系統，進而産生了MCM(Multi Chip Model)多晶片子產品封裝。MCM的好處是顯而易見的。它可以使内部封裝的晶片之間更快的傳遞資訊，減小晶片的體積和重量，使晶片具有更高的穩定性。但是MCM的設計和研發的工序比較複雜，而且成本也相對較高。
同樣的大小的晶片，MCM有着更小的體積。
在MCM的 基礎上又開發出3D結構的封裝，也就是說将多塊晶片垂直疊加在一起，形成晶片組，然後再将其打包封裝。如此一來，更能提高晶片的各種電器性能，使晶片功能更加強大。其中關鍵是導線的連接配接問題。業界通常把小于100微米的線寬稱為精細線(very fine)，現線上寬最小可以做到50到35微米之間，該線寬能滿足現在及今後一段時期的需求。“超細線”(Ultrafine)指的是寬度為15微米以 下線寬，該線寬能夠滿足在未來幾年後精密間距陣列内連倒裝晶片的要求。目前IBM、SUN等多家大型半導體公司正在開發基于低成本材料的 “極細線”和“超細線”工藝，以期滿足下一代超大規模內建電路的封裝和其它應用的需要。
細細的導線連接配接着多層晶片
BBUL封裝
看到這我們要問未來的處理器如何封裝？答案是：BBUL（Bump less Build-Up Layer）内建非凹凸層封裝。它是Intel未來幾年内力推的處理器封裝技術。最初由英特爾的ATD（Assembly Technology Development，裝配技術研發組）率先提出的技術。雖然這個技術在5 - 6年内還沒有需要用到，但确實改變了傳統的封裝觀念。盡管AMD的處理器在指令的執行效率和晶片的性能上超過Intel的晶片，但在制造技術研發與應用方 面卻遠遠不及Intel那麼超前。Intel甚至有一個獨立部門從事封裝技術的研發，其工作的員工超過900人，每年都投入相當可觀的研發經費來研究測試新的封裝技術。（現在你知道為什麼P4比Athlon賣的貴了吧）Intel已有能力在處理器内內建10億個半導體，并把工作頻率提升到10GHz以上。
BBUL封裝的内部構造
BBUL把矽片內建到核心中，制造CPU隻需單層封裝，并讓矽片嵌入在封裝之内。BBUL無須更多的焊點，矽片直接嵌入到電路闆中，核心厚度不會高于封裝表面。再加上熱量延展保護金屬，使得錯誤安裝損壞的可能性大大降低了。它讓矽片更接觸CPU底部的電容器，增加了信号傳輸效率，實體體積也大大縮小。BBUL晶片使用的核心晶片與0.13微米工藝的Northwood差不多，但是兩者的體積相差很大。BBUL的最大好處是類似MCM封裝那樣，在單晶片中可以內建多個處理器核心，使用内部高速互連比外部總線快得多。這種設計對未來的多核心處理器來說有極大的促進作用。
與P4的封裝相比輕薄了許多
總結
噴了這麼多口水，終于把封裝技術的過去、現在、未來說完了。各位看官現在請不要扔掉雜志去做眼保健操，而回過頭來把上述的各種封裝再次回味一下。從這小小的封裝技術中能品味出半導體的發展曆程是多麼的艱辛和曲折。您在看看身邊的電腦，那些大大小小花花綠綠的晶片，都是數代業界的精英的辛勞的結晶啊！ 想必每個享受到現代電腦科技的人，都會對眼前的電腦有另一番感悟。也許我們今後未必能對科技的發展起到多大的貢獻，但是我們應該為那些曾經做出過貢獻的人，表示深深敬意。