2024，英偉達要花450億買晶片，國産GPU怎麼辦

騰訊科技

2024-06-19 11:49釋出于北京騰訊新聞科技頻道官方賬号

“芯事重重”半導體産業研究策劃，本期聚焦2024全球HBM晶片産能分析，獨家釋出騰訊新聞，未經授權，請勿轉載。

文 / 騰訊科技特約作者 某廠後端産品PMO總監 Morris.Zhang

前段時間，知名硬體網站Tomshardware援引知情人士的消息稱，英偉達為了確定今年的GH200、H200的供應，開出13億美元的預算，向美光和SK海力士預定了部分HBM3e記憶體産能。

不過由于這組資料沒有合理的計算，13億的預算的可信度有待确認，但可以肯定的是，這筆預算不可能買空2024年全球HBM的産能。

它的價值在于，可以幫助英偉達搶到2024年上半年“壟斷算力”的機會視窗——産品先市場化，就能先搶到市場佔有率。

2024，約5600萬顆HBM出貨

2024年，SK海力士、美光和三星三家代工産能總計會擴大到75萬片晶圓，按目前業内的資料，HBM3e的良率大概90%左右，每片晶圓約可以切出750個顆粒，取平均10層封裝，全球2024年的HBM總産能大緻為5600萬顆（12層 + 8層），但是大規模産能集中在下半年開出，上半年比例略小。

倘若基于2024年CoWoS封裝産能推算：

而在GPU-HBM垂直封裝的産能方面，截至2024年第4季度，全球CoWoS的封裝總産能推算大約30萬片晶圓，其中包括台積電約27萬片，Amkor約4萬片，而由于這些晶圓流片的工藝節點集中在5nm和3nm，當期良率約為38%，保守設定單片晶圓可以切30顆GPU晶片，即2024年全年，全球經由CoWoS封裝的GPU産品，産能約為900萬顆。按照單顆GPU邏輯晶片搭配6顆HBM記憶體顆粒的标準計算（AMD MI300搭配8顆HBM），全球2024年的GPU，對HBM記憶體的需求就在5400萬顆以上（12層為主）。

小注釋：CoWoS俗稱2.5D封裝，全稱是Chip on Wafer on Substrate，用于在相對理想的電氣規則下滿足多顆計算晶片的互連以及存儲晶片的堆疊實作。

CoWoS封裝示意圖，上部分紅圈為CoW，下部分紅圈為oS 來源：網絡

目前，12層HBM顆粒的管道單價約為每顆250美元+，倘若13億預算的說法屬實，英偉達僅能預訂520萬顆，僅占HBM全年總産能的1/10。

實際上，根據封裝資料的推算，英偉達2024年預定了超過14萬片晶圓的CoWoS産能，其中台積電作為“主要供應商”分到12萬片，Amkor作為“次級供應商”分到2-3萬片，對應GPU總體的産能接近450萬顆。

按照每顆GPU邏輯晶片和存儲顆粒1：6的比例測算，即英偉達全年需要約2700萬顆HBM，基于單顆250美元的成本測算，意味着英偉達全年采購HBM晶片的費用可以預測到68億美元，遠超此前媒體披露的13億美元預算。

注意：諸如英偉達RTX系列使用GDDR6顆粒的消費級顯示卡，自然不會計入CoWoS産能；上述的英偉達産能是特指Hopper系列和Blackwell架構的B200，由此估算2024年英偉達的HBM顆粒訂單需求是2700萬顆。

英偉達H100實物圖，中間為邏輯晶片，旁邊為6顆HBM晶片 來源：網絡

HBM産能吃緊的背後

截至2024年第4季度，各家GPU超算産品對應HBM顆粒封裝的預定産能大約900萬顆，結合2025年海力士/三星/鎂光三家記憶體廠的擴産計劃總計近6000萬顆HBM（12層為主，8層略少），這兩份供應資料就是吻合的，同時也說明2024-2025年的CoWoS和HBM産能是充足的。

不過雖然産能不缺，但是上述資料畢竟是“年度計”，事實上很多産能直到第4季度才會開出，而各家預定的産能當然是越早越好，時效性是關鍵條件，上半年初的機會視窗更重要，倘若下半年才開始投産，那麼産品進入管道就要等到次年。

另外關于CoWoS産能的擴充，目前主要依賴台積電和Amkor的産能，諸如台聯電、格芯等産線，雖然也能做前道65nm的中介層，但由于缺乏先進制程覆寫的能力，即無法代工前道的先進工藝邏輯晶片和中介層，也無法實作一條龍的CoWoS全棧，目前看最有機會的追趕者是三星。

三星計劃導入全棧CoWoS封裝，産品化命名為I-CUBE/H-CUBE，與台積電争奪訂單；但是三星在2024年尚且不能開出産能，2025年可能對三星更有利，作為同時供應HBM和CoWoS的IDM廠商，其工藝特點和價格優勢是顯見的。（未來，三星還會推出X-CUBE 3D封裝，統稱為SAINT，即三星先進封裝技術。）

另外，倘若2025年英特爾的晶圓代工業務順利實作獨立營運，其Intel Foveros封裝方案也值得觀望。

目前我們看到HBM全球庫存和管道周轉十分緊張，實際原因是當期HBM3e供應商僅有SK海力士一家，恰逢大模型高速發展的趨勢帶來的HBM需求高峰，進而出現供需失衡，但這種失衡會随着産能擴大而減緩。

不過，有一點需要關注，存儲顆粒是一種标準品SKU，無需針對顆粒本身做客戶化定制，于是這個品類就産生了所謂現貨市場。标準現貨是可以通過管道或分銷平台正常流通的，即倘若2024年SK海力士、美光和三星三家記憶體廠規劃的産能全部順利開出，則全球各區域的代理商庫存都會充足，無數的次級管道/次級代理商都可以無限轉售。

是以，隻要現貨庫存充足、價格趨勢向好，現貨市場便永遠可以拿貨，演變成DRAM現貨管道的業态，這是記憶體顆粒的産業特性。

這就引發了一個很有意思的話題，倘若出于特殊原因，某個企業無法通過向上述三家訂貨怎麼辦？

現貨市場就是一個通路——特定企業可以從現貨市場采購HBM顆粒，進而再适配控制器、适配I/O和邏輯封裝。

倘若現貨市場仍然買不到HBM記憶體，也可以從現貨市場采購2D-DRAM顆粒，再通過TSV垂直方向通孔、TCB熱壓鍵合（未來更多層堆疊則需要Hybrid Bonding鍵合）的封裝工藝可以堆疊出一個規格不算高的HBM器件。

當然，終極目标就是自研記憶體顆粒，實作HBM自主産業化。

H100和MI300封裝方案圖解 來源：網絡

CoWoS的門檻：産業鍊和良率

參考當下的GPU晶片構型，倘若缺少CoWoS封裝結構，HBM甚至無處擺放。

目前全球可選的CoWoS産能供應商有幾個類别：

其一是台積電 CoWoS；

其二是由台積電完成晶圓和前道中介層的制造（即CoWoS的“CoW”部分，堆疊+互連），随後交由自家封裝廠（例如空閑的InFO産能）或是合作第三方OSAT封裝廠，俗稱外包封裝廠，完成“on Substrate”部分，即封裝在基闆上；

其三是，可委托由聯電、格芯生産中介層，随後再送交Amkor或日月光等OSAT産線，委托完成“WoS”部分。但如前文提到，這兩家工藝節點基本在65nm左右，不能代工先進前道的先進工藝邏輯晶片和中介層，也不能完成一條龍的CoWoS全棧；

其四是Samsung I-Cube/H-Cube和Intel Foveros，兩家都可以完成全棧CoWoS傳遞，但目前都還沒有開出産能；

其五是國内也有一部分CoWoS的能力，但幾乎全部是CoW+WoS的工藝對接，也就是聯電、格芯+Amkor、日月光的模式。

相比其它制造工序而言，CoWoS并沒有極度前沿的技術門檻，唯一的關鍵是它要保證在高微縮制程下的高良率。

因為在封裝層面，倘若出品有較高的不良/失效，那麼上面堆疊連接配接的HBM等器件就變成無可挽回的損耗了，能夠兼顧較高工藝節點和良率的廠商，目前唯有台積電可以滿足。

單就CoW+WoS産能而言，全球可以開出很多産能（尤其WoS廠商），但是能夠适用于先進計算晶片的工藝/良率的産能則并不多。

導緻上述良率門檻的原因是工藝：

以WoS良率為例，難點主要在于其封裝的中介層尺寸應當有嚴格限制，即矽中介層面積需要大于其上面2個甚至多個裸晶的尺寸之和。然而，随着這個尺寸越來越大，第五代CoWoS甚至支援通過一種"2-way lithography stitching approach技術"使得中介層尺寸可以擴到2500mm²，随之帶來的工藝風險就是——on wafer，也就是矽晶圓上堆疊時出現邊緣扭曲、接角垂直凸等變問題，導緻封測後不良，而台積電 CoWoS工藝磨合了10幾年，積累大量knowhow，才獲得如今可靠的高良率。

台積電對外的技術ppt，矽中介層可達到2500mm² 來源：網絡

對于OSAT專業封裝廠（包括Amkor/日月光等），工藝良率拉升緩慢也與前段中介層的分開制造有關，雖然CoW+WoS是合理的産業鍊分工，但是拉升兩者共同出品的良率需要兩家工藝同步發展。

目前，大陸的先進邏輯晶片和中介層基本是由SMIC制造，再将其委托給OSAT專業封裝廠完成WoS封測；而倘若拿不到SMIC的産能，也可以委托聯電和格芯代工。

未來可能全球大部分2.5D封裝都會是前道+後道合作的模式；前道晶圓廠提供中介層做CoW，後道有載闆的做WoS。另外，CoWoS也會更多下沉适用到其它場景，涉及AI-HPC的未來大部分産品都會依賴CoWoS封裝，2.5D/3D封裝目前來看，晶圓廠還是相比OSAT更具優勢。

結語

随着AI-HPC産業對于HBM記憶體的高度需求，該器件的産品閱聽人、貨值和市場空間都是水漲船高，如今HBM機關售價是傳統DRAM的數倍，是DDR5的約5倍。

如前文所述，當期12層HBM顆粒的管道單價已然250美元/顆，價格相比2023年略有上浮。

換一個測算角度：目前在AI-HPC計算晶片上，通常6顆容量16GB的HBM3顆粒的合計成本約1500美元，相當于15.6美元/GB；換算到H100 SXM5闆卡，6顆HBM3 80GB，相當于18.75美元/GB，約占整顆晶片物料成本的50%+。

有一組資料是來自Yole：未來5年先進封裝整體複合增速是40%，其中3D封裝是超過100%的增速；以及五年後接近40%的HBM都要基于混合鍵合封裝了。

是以，無論海外或是大陸廠商，上述談到的幾個産業方向“HBM、CoW、TSV/Hybrid Bonding”的潛在市場空間是廣闊的，期待國産廠商有成熟的良率和進軍海外市場的可能。同時随着AI-HPC市場的繁榮，受此驅動，預計将大幅提高HBM在泛DRAM市場的份額，HBM在DRAM市場總容量中的份額預計将從2023年的2%上升到2024年的5%，到2025年将超過10%。

檢視原圖 58K

• 

• 

• 

• 

• 

• 

• 

• 

• 

•