晶片驗證

IMC 覆寫率exclude tips
晶片驗證覆寫率
08-01
硬體仿真加速器（emulator）
晶片驗證硬體加速器
07-15
斷言文法disable iff
晶片驗證斷言 assert
07-02
SystemVerilog&Verilog 算術（右&左）移和邏輯（右&左）移的差別
IC 晶片驗證晶片設計 systemverilog verilog 經驗分享
05-19
建構驗證環境的内經一、環境建構的四要素二、單元元件的自閉性三、回歸建立四、通信端口連接配接五、頂層配置六、環境元素分類
uvm 晶片驗證
05-08
UVM的config機制一、概述二、interface傳遞三、變量設定四、object傳遞五、總結
uvm 晶片驗證
04-14
verilog中仿真延遲的添加
晶片驗證
03-10
怎麼在fsdb波形中構造一個0ps的毛刺
晶片驗證
03-10
vcs中一個simv的誕生過程
晶片驗證
03-10
vcs initreg選項的使用
晶片驗證 initreg
03-10
vcs中debug選項、波形dump對仿真時間的影響
晶片驗證 VCS 仿真時間 debug選項
12-19
vcs之urg腳本詳解
晶片驗證 VCS merge urg urg1
12-19