登入
verilog 數組電路基礎 Setup和holdup 亞穩态 建立時間 保持時間
07-15
fpga verilog 建立時間 保持時間 FPGA時序
fpga 時序分析 建立時間 保持時間 時間餘量
05-03
fpga 建立時間 保持時間 時序 數字電路
03-07
![數電基礎：觸發器的建立時間與保持時間及亞穩态1. 亞穩态（Metastability）的實體意義2. 什麼是亞穩态3. 亞穩态産生的原因4. Setup 和Holdup時間5. 異步複位恢複時間6. 建立時間、保持時間違例（violation）7. 亞穩态的恢複時間8. 寄存器的MTBF[圖]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)
