verilog中always电平敏感信号

敏感信号列表出现在always块中，其典型行为级的含义为：

只要敏感信号列表内的信号发生电平变化，则always模块中的语句就执行一次，因此设计人员必须将所有的输入信号和条件判断信号都列在信号列表中。

有时不完整的信号列表会造成不同的仿真和综合结果，因此需要保证敏感信号的完备性。