登录
# FPGA 应用 fpga xilinx Vivado JESD204
04-06
JESD204 SYSREF ADC/DAC
12-20
JESD204 fpga ADC/DAC Subclass1 确定性延时
JESD204 Subclass1 SUBCLASS2 LMFC
![JESD204接口应用笔记——时钟时钟配置要求refclk与glblclk可共享时钟refclk与glblclk无法共享[图]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)
