登录
verilog 数组电路基础 Setup和holdup 亚稳态 建立时间 保持时间
07-15
fpga verilog 建立时间 保持时间 FPGA时序
fpga 时序分析 建立时间 保持时间 时间余量
05-03
fpga 建立时间 保持时间 时序 数字电路
03-07
![数电基础：触发器的建立时间与保持时间及亚稳态1. 亚稳态（Metastability）的物理意义2. 什么是亚稳态3. 亚稳态产生的原因4. Setup 和Holdup时间5. 异步复位恢复时间6. 建立时间、保持时间违例（violation）7. 亚稳态的恢复时间8. 寄存器的MTBF[图]](data:image/gif;base64,R0lGODlhAQABAIAAAP///wAAACwAAAAAAQABAAACAkQBADs=)
