來源：内容由半導體行業觀察（ID：icbank）編譯自semiwiki，謝謝。
英特爾最近釋出了一段出色的視訊，提供了 MOS 半導體技術的深刻年表。 半導體創新的演變是一個五分鐘的視聽冒險，展現跨越 50 年的摩爾定律。下面總結了一些亮點，并附有一些螢幕截圖——完整的視訊絕對值得觀看。
演講者是擁有 16 年以上英特爾經驗的資深人士Marisa Ahmed，她是技術上司營銷團隊的成員。Marissa 負責制定技術營銷政策和活動，以支援英特爾的工藝、封裝和制造能力。
1971年
上圖建立了 MOS 場效應半導體的基線，大約在 1971 年。
（請注意以下半導體橫截面提供的附加補充資訊——例如，釋放的半導體總數；用于工藝生成的金屬層數；光刻圖案的曝光波長；晶圓尺寸；以及相關的英特爾産品系列。）
Polycide和Salicide：1979-81
随着器件栅極長度的 Dennard 縮放，多晶矽栅極材料的薄層電阻率正在增加。同樣，半導體漏極/源極串聯電阻（Rs，Rd）也在增加。由于 S/D 結深度的縮放，金屬層的接觸電阻 (Rc) 也在增加。為了解決這些有問題的寄生效應，出現了一種制造矽化物的工藝創新。在高溫下沉積難熔金屬（例如钛）并與暴露的矽合金化。（Salicide 是“自對準矽化物”的複合術語——沉積的金屬不會與相鄰的介電材料發生反應。）
STI：1995
在從 LoCoS(local oxidation of silicon) 到淺STI(shallow trench isolation)的過渡過程中，器件電隔離和表面形貌發生了重大變化。
LoCoS 是一種工藝方法，其中通過在器件區域上圖案化硬掩模并将場暴露于氧化環境來形成器件之間的場氧化物隔離。氧氣會從高溫環境中擴散通過生長場氧化層到達氧化物-襯底界面處的矽晶體。由此産生的氧化物輪廓是錐形（“鳥嘴”）表面形貌，更适合器件之間的金屬穿越。
為了促進進一步的縮放，引入了一種用于場氧化物分離的新工藝。STI 利用了各向異性幹法蝕刻技術（具有接近垂直的側壁）的重大改進以及介電材料的化學氣相沉積。
Aluminum到 Copper
1990 年代後期的一個分水嶺（非器件）工藝改進是從鋁金屬化過渡到銅。Dennard 縮放繼續實作更大的器件電流和更低的器件電容。這個時代的标志是從以栅極扇出負載為主的電路延遲過渡到從驅動栅極輸出到扇出的 R*C 互連延遲的顯着貢獻。對具有改進的電阻率和電遷移魯棒性的互連的需求需要從 Al 到 Cu 的過渡。
在這種材料轉變的同時，需要對互連圖案進行重大轉變。作為主要互連的鋁涉及相當簡單的沉積、光刻和減材去除工藝流程。由于與銅的幹法蝕刻相關的化學困難 - 例如腐蝕性氣體，幾乎沒有揮發性銅基反應産物要泵出 - 需要一種鑲嵌圖案化方法。沉積圍繞金屬的電媒體，在電媒體中蝕刻溝槽（以及下方的層間電媒體用于通孔），然後通過電鍍将銅沉積在溝槽中。
除了添加鑲嵌工藝取代了減材鋁蝕刻方法，是以也有必要發展化學機械抛光(CMP) 工藝步驟。将沉積有 Cu 的晶片表面面朝下放置在抛光墊上，該抛光墊以低速旋轉。較高 RPM 的旋轉活塞在晶片上提供适當的向下力 (Newtons/cm**2)，并将漿液引入到墊上。漿液由化學溶液和細砂粒組成。該化學品旨在選擇性地與要去除的材料（在這種情況下為銅）發生反應，而機械抛光會去除反應的結果。産生了極其平坦的表面形貌。如上圖以及随後的圖所示，CMP 使可用于互連縮放電路密度的金屬層數量急需增加。
栅極和栅極氧化物增強
器件發展遇到了栅極氧化物厚度持續縮放的問題。輸入栅極電場對器件溝道的影響需要縮放栅極氧化層電容：Cg ~ ((K*E0)/t)，其中 K 為相對介電常數，t 為栅極氧化層厚度。随着栅極氧化物變得更薄，通過器件輸入的栅極隧穿電流增加。為了在不降低厚度的情況下等效地增加 Cg，替代性的高 K介電材料替代了 SiO2 作為栅極氧化物。
縮放傳統的多晶矽栅極材料會導緻更高的電阻率以及對多晶矽晶粒尺寸、分布和雜質濃度的不均勻性的更大敏感性。引入了替代金屬栅極工藝步驟，取代了多晶矽作為栅極材料。（有關這個相當困難的步驟的更多資訊，請繼續搜尋高 K 金屬栅極“HKMG 先栅極與後栅極”工藝；上圖中的術語替換是指後栅極流程。)
FinFET：2011
英特爾在 22nm 工藝節點上積極采用新的半導體拓撲結構——FinFET（也稱為“三栅極 FET”），令業界大吃一驚。
當器件“關閉”時，傳統的平面 S/D 通道拓撲在源極和漏極之間的（子通道）洩漏電流問題越來越嚴重。為了減少亞門檻值洩漏，需要一種器件拓撲結構，其中栅極輸入對通道提供更大的靜電控制。垂直通道“鳍”具有穿過側壁和頂部的輸入栅極。在上圖中，單個栅極輸入穿過三個并聯的矽鳍片——通道電流流過垂直鳍片。鳍片的厚度足夠小，是以栅極輸入電場控制可顯着降低亞門檻值洩漏，進而為筆記本電腦和移動電子裝置提供更長的電池壽命。
Gate-All Around (GAA) Ribbon FET：2024 年 Intel 20A
為了進一步改善對通道的靜電栅極控制，半導體拓撲結構的另一項重大發展正在出現以取代 FinFET。環栅配置涉及電隔離矽通道的垂直堆疊。栅極電媒體和栅極輸入利用原子層沉積 (ALD) 工藝流程圍繞堆棧中的所有通道表面。
英特爾将于 2024 年釋出其 GAA Ribbon FET 20A 工藝。
總結
場效應半導體在過去 50 年的發展是相當驚人的。
這一演變得益于整個行業的研發團隊的創新理念和辛勤工作，他們擁有從材料科學到化學到光學光刻到實體沉積/蝕刻工藝步驟的專業知識。令人難以置信的是，這一進展絕對不會很快停止。