北鬥GNSS衛星導航定位晶片架構和設計發展趨勢

随着北鬥衛星系統技術的發展,國内北鬥導航定位晶片行業也迅猛發展,晶片技術成為全球各個國家競争的制高點之一,作為高端制造業的“皇冠明珠”,晶片是衡量一個國家綜合實力的重要标志之一,是資訊産業的核心與基石。

晶片不僅為國家資訊産業和經濟發展帶來高額的利潤,同時也通過産業帶動效應成百上千倍的産值放大作用,強力推動整個産業的高速發展。

隻有掌握核心晶片的關鍵技術,特别是高端晶片的領先技術,才能使我國的資訊産業占據全世界範圍内的産業鍊制高點,更進一步支撐我國資訊産業發展的國家戰略。

衛星導航定位系統作為國家重大空間和資訊化基礎設施,是國家經濟安全、國防安全、國土安全和公共安全的重大技術支撐系統和基礎資源。

衛星導航定位核心晶片作為衛星導航定位終端産品的核心部件、産業鍊發展的源頭和動力,在衛星導航産業中發揮着舉足輕重的作用。

北鬥導航晶片的構成

衛星導航晶片在結構上主要包括GNSS射頻接收機、GNSS基帶信号處理器、微處理器、電源管理、記憶體和控制單元、存儲器、序列槽裝置、外圍接口電路等部分。由于晶片設計複雜,特别是射頻和基帶一體化SoC晶片的設計複雜度更加複雜,衛星導航晶片設計能力的差異,直接影響晶片性能、靈敏度、功耗、尺寸、成本等多個方面,進而也極大地影響着導航定位終端産品的核心競争力。是以,衛星導航定位晶片的技術方向很大程度上代表了衛星導航終端産品的發展趨勢。從衛星導航晶片的結構上,我們可以較清晰的看到,晶片內建度、性能和功耗将是晶片未來發展的重點技術攻關方向。

晶片技術發展方向1:适合的工藝與SoC內建設計,提升晶片內建度

工藝選擇

晶片類型不同,工藝優勢影響也是不同的。導航晶片主要包含基帶和射頻(RF)兩部分,其晶片結構中數字邏輯電路和模拟射頻電路各占50%。CPU晶片結構中主要為數字邏輯電路。

小節點工藝對邏輯電路晶片面積降低幫助大,對模拟電路晶片面積降低幫助不大,是以從晶片類型與工藝及成本的比對考慮,導航晶片采用小節點工藝意義不大。另外,導航晶片的主頻大概在100+Mhz,小節點工藝一般對高主頻的CPU動态功耗、熱量降低有幫助,對導航晶片這種低主頻靜态漏電功耗大的晶片反而不好。(手機CPU現在主頻一般2500+Mhz、電腦CPU大概3000+Mhz)

另外,随着工藝提升逼近至20nm 時,栅極對電流控制能力會急劇下降,會出現“電流洩露”問題。電流洩露将直接增加晶片的功耗,為半導體帶來額外的發熱量。另一方面,電流洩露還将導緻電路錯誤,信号模糊。為解決相關問題投入的研發成本會大幅提高。與此同時,當半導體的尺寸縮小到小于10nm時會産生量子效應,這時半導體的特性将很難控制,晶片的生産難度也會成倍增長,晶元(wafer)的價格也更高。

綜合考慮,采用更先進工藝的研發和制造成本更高,CPU一類單價較高的産品可以采用,但對于導航晶片這類市場單價相對較低的晶片則無驅動力使用高成本的最新工藝。目前導航定位晶片較為成熟且成本效益較好的工藝是40nm CMOS工藝,可以為導航定位晶片帶來低功耗、低成本、低風險等諸多優勢,未來将相22nm CMOS工藝演進和更新。

SoC內建設計

SoC(System on Chip)晶片稱為系統級晶片,也稱片上系統,包含了晶片完整硬體系統和嵌入式軟體系統的全部内容,是當下主流晶片企業的主研方向。SoC也是一種設計理念,就是将各個可以內建在一起的子產品內建到一個晶片上,包含了射頻、基帶、電源管理、嵌入式存儲、接口等多項技術。SoC晶片的提出,是相對于過去SIP晶片(System In a Package系統級封裝,将多種功能晶片內建在一個封裝内,進而實作一個基本完整的功能。)而言的。由于通過一顆晶片實作SIP多顆晶片的所有功能,是以SoC晶片在尺寸、功耗、成本等方面較SIP晶片具有較大優勢。

SoC晶片在單一晶片上內建微處理器、模拟IP核、數字IP核和存儲器、外圍接口等,具備內建度高、功能強、功耗低、尺寸小等優點,可以有效地降低電子/資訊系統産品的開發成本,縮短開發周期,提高産品的競争力。其設計難點在于:要通過複雜的設計,來避免各個子產品互相影響,保證各個子產品配合工作時可以發揮出最佳性能。

雖然SoC內建設計技術複雜度高、難度大,但由于其具備諸多優點,可以給晶片帶來多項名額提升,已成為導航晶片設計廠商的主流設計技術發展方向。

晶片技術發展方向2:晶片級雙頻聯合定位,提升定位性能

衆所周知,伴随我國北鬥三号衛星的高密度發射,加之GPS、伽利略、格洛納斯等其它GNSS系統,導航定位可以使用的資源越來越多,不僅是衛星星座數量的提升,在信号體制方面也發生了改變。除了有北鬥B1I和 GPS L1頻點外,還加入了BDS B3I, B2a和GPS L2,L5頻點。與此同時,随着科技進步和社會發展,人們對導航定位精準度的要求也在不斷提升,這在大衆化消費類應用市場尤為凸顯。某知名國産手機廠商釋出全球首款雙頻北鬥超精準定位手機所引起的轟動,正是這種趨勢的最好例證。

雙頻定位在複雜城市環境中對提升定位精準度和可靠性是有很大幫助的。影響衛星定位精度的主要因素是電離層延時和建築物和遮擋物反射幹擾産生的多徑效應。一般來說,頻段信号的帶寬越高,碼率越高其受折射和反射的幹擾就較少。傳統單頻定位方案隻能接收單一頻點(B1I/L1)信号,帶寬不夠,易受建築物反射幹擾影響。而在雙頻定位方案中,新增的頻段信号(B2a/L5)帶寬高、碼率大,折射及反射對其影響不大;同時不同頻率信号通過電離層時的折射率不同,通過對比兩路信号的延遲,用計算來消除電離層帶來的誤差,将會使定位精度得到進一步提高。

雙頻甚至多頻聯合定位技術在導航定位領域是已經得到驗證的技術路徑,可以較大幅度地提升定位精度和抵抗多徑效應。但目前雙頻甚至多頻聯合定位功能的實作大多通過闆卡或FPGA方式實作,是以存在成本高、功耗高、尺寸大等諸多問題,無法滿足手機、智能穿戴等應用領域低功耗、小型化的需求,使得北鬥GNSS雙頻定位技術無法在廣泛的大衆高精度市場中大規模應用。雙頻SoC單晶片技術,正是解決雙頻定位技術大規模應用所需具備的基礎技術,也是國際主流發展趨勢。晶片廠商若想參與全球競争,甚至想擴充國内市場都必須布局雙頻SoC晶片技術和産品。雙頻SoC晶片技術“高能低用”的大衆化市場推廣,将極大地帶動産業鍊下遊終端産品更新和換代的規模化需求,同時也将帶動北鬥衛星導航産業的整體發展和提升。

晶片技術發展方向3:超低功耗設計,延長待機時間

為了降低晶片功耗,主流衛星導航定位晶片廠商一般采用動态電壓頻率調整技術、極低待機功耗設計技術和嵌入式存儲器技術等方法,從多個方面對晶片功耗進行控制。

通過動态電壓頻率調整技術,當使用者需要高性能的導航接收功能時,可以提高數字時鐘頻率以充分發揮處理器的處理能力,此時動态電壓頻率調整電路會自動将數字邏輯和存儲器的工作電壓提高,保證數字邏輯電路有足夠的工作速度。而當使用者不需要高性能的計算能力時,可以降低數字時鐘以節省功耗,此時動态電壓頻率調整電路又會自動将數字邏輯和存儲器的工作電壓降低,這樣就進一步節省了數字電路的功耗。

極低待機功耗設計可以延長晶片在電池供電條件下的最長待機時間。為了将待機功耗降到最低,可以用具有極低漏電功耗的厚栅氧半導體設計待機喚醒電路,同時設計具有極低功耗的晶體振蕩器電路,保證在極低的待機狀态下也可定時喚醒晶片。目前主流衛星導航晶片在待機狀态下的整體待機功耗可小于2uA,已達到業界主流低功耗MCU晶片的待機功耗性能。

傳統的衛星導航定位晶片一般無法在片上內建不揮發存儲器,是以通常需要在SoC晶片的上面疊放一顆存儲晶片,封裝在同一晶片管殼中,還不完全是真正意義上的單晶片SoC。疊放的存儲晶片不僅會增加封裝成本和功耗,而且隻能使用串行接口電路,限制了處理器對存儲單元的通路速度。在衛星導航晶片中使嵌入式存儲器工藝,在晶片内部內建并行接口的存儲單元,即節省了封裝成本,同時可以提升處理器對存儲單元的通路效率進而降低通路存儲器的功耗。

随着智能手機、物聯網、車聯網、無人機等應用的快速發展,精準位置服務需求愈加廣泛。各類大衆化定位終端産品對定位精度的要求已經達到“米級”甚至“亞米級”,傳統高精度闆卡大尺寸、高功耗的不足愈加凸顯,已不能滿足高精度大衆化應用的需求,晶片級高精度定位産品是高精度大衆化應用的必然趨勢和産物。民用市場以及物聯網應用市場主要針對各類手持終端、便攜式移動裝置、可穿戴裝置,晶片級高精度解決方案,具備超低功耗和長時間待機的先天優勢,将極大地提升高精度終端産品的競争力。