基于WSN邊緣裝置的圖像處理硬體高效近似除法器設計
前言：提出了一種硬體高效的除法實作方法，适用于WSN邊緣裝置中的圖像處理。對于像圖像處理這樣的容錯應用來說，精确計算可能是不必要的開銷，而通過不準确計算獲得電路優勢的近似計算方法則是有效的。由于有研究表明，少量位操作可以實作足夠的性能，本文提出了一個16位或更少位的組合算術電路設計。
所提出的設計是一種近似恢複除法電路，采用了一維數組的一位減法器單元實作。這種設計的主要缺點是，在産生最終穩定商結果之前，需要周遊二維減法器數組的所有行的長的“借位鍊”，導緻延遲較長且功耗過高。
在使用無線傳感器網絡（WSN）收集資料之前，需要對其進行收集和處理才能有效利用。為了高效利用大型WSN，可以在邊緣裝置中進行大部分處理，然後将其發送到中央伺服器進行進一步處理。本文考慮了在涉及圖像處理的智能任務中使用大型WSN，其中圖像處理任務涉及包括除法在内的各種計算機算術操作。
在一般應用中，除法的使用率較低，比加法或乘法少。與其他算術電路相比，除法電路的延遲通常異常長，是以當使用它們時，除法運算對整體處理延遲産生了過度的影響。由于典型的除法計算方法具有高度疊代性，除法需要大量的矽面積和功耗。除法主要用于科學應用、圖像處理和深度學習訓練和推理。
由于圖像處理和識别等應用的容錯性，通常不需要高度精确的計算。人們對近似或不準确計算的前景進行了極大的研究。近似電路通常使用高效的硬體設計，同時提供可接受的精度。
由于除法是一種不經常使用的操作，通常使用最少的數字邏輯硬體來實作。除法可以作為順序邏輯電路或組合邏輯電路實作。
由于圖像中的像素通常是8位值，是以在圖像處理應用中，除法器不需要太大，通常以直接的方式使用排列在規則的二維（2D）數組結構中的減法器單元實作，稱為恢複除法器陣列，如圖1所示。
除法A ÷ B是将被除數A和除數B定義為A = B * Q + R，其中Q是商，R是餘數。兩個n位值的乘法會得到一個2n位的乘積。類似地，一個2n位的被除數可以被一個n位的除數除以産生一個n位的商和n位的餘數。
在計算機算術中，除法的基本算法由于除法問題的特性而具有固有的延遲傳播問題。考慮兩個無符号二進制數的除法，商位逐位确定，從最高位位置開始，通過減去除數來确定——如果結果為負，則商位為0；否則為1。在下一步中，如果商位為1，則從先前的減法結果中減去除數。
水準替換（HR）：在這種替換方法中，首先替換靠近商的LSB（最低有效位）的單元。從最底部行（LSB商位）開始，從右到左（從每行的差分結果的LSB到更高位位置）替換單元。一旦所有最低位位置都被替換，該過程将重複在上面的下一行（下一個最高位商位）進行。這種替換方法如圖5(a)所示。
垂直替換（VR）：這是一種從右到左以垂直方式替換陣列除法器單元的方法。這會對二維減法器陣列的最右側部分（最低有效位部分）進行近似。如果替換位置為(i, j)，則下一個要替換的位置為(i+1, j)。
逐漸替換（SR）：這種替換方法是HR和VR的結合。當替換(i, j)時，下一個要替換的單元是(i+1, j−1)，它是直接連接配接的上一列單元。如果替換了(i, j)單元，并且該單元使用被除數位作為輸入而不是來自該單元的差分位，則下一個替換發生在位置(0, j+1)。這種方法如圖5(c)所示。
準确度可以用幾種名額之一來衡量，這些名額表示近似除法結果與準确除法結果的接近程度。然而，為了友善與先前的最先進方法進行比較，這裡也使用了那些方法中常用的準确度度量标準。誤差距離是準确設計和近似設計産生的輸出的整數值之間的絕對差異。平均相對誤差距離（MRED）是誤差距離值除以它們各自的準确值的平均值。
與精确設計以及先前的最先進設計進行了全面比較。結果表明，最大的ADSC 16/8近似除法器與完全準确設計相比，平均相對誤差距離（MRED）為6.30 × 10^−4到1.91 × 10^−2，标準化誤差距離（NED）為2.60 × 10^−4到1.15 × 10^−2，均方根誤差（RMSE）為0.185到2.441，面積占比為67.2％，功耗占比為55.5％，傳播延遲占比為56.2％。
結論：提出了基于兩種新穎近似減法器單元設計的近似二維無符号恢複除法器設計，命名為ABSC和ADSC。這些近似減法器單元的設計旨在打破傳統精确二維恢複除法器設計中導緻過長延遲和功耗過大的“借位鍊”。
由于所提出的設計是單元級别的，可以應用于其他電路的研究，例如平方根，可以使用相同的單元，也有可能應用于更長位操作的順序設計。通過将分析應用于使用的資料或算法，還可以将其擴充到特定應用的設計。如果使用了有偏的資料，将會有相應的高效單元布局，這值得研究。
