Intel CPU記憶體屏障

CPU記憶體屏障用于保障有序性。

volatile禁止指令重排序，可以保證有序。

CPU記憶體屏障，Intel設計得比較簡單，總共隻有3條指令：

①sfence：也就是save fence，寫屏障指令。在sfence指令前的寫操作必須在sfence指令後的寫操作前完成。