ADC DAC時鐘域雜散串擾

學習筆記之ADC DAC時鐘域雜散串擾

• 前些天定位闆子的DAC雜散問題，發現時鐘雜散會傳遞到整個時鐘域，而且PLL晶片無法做到隔離，下面針對這個問題定位過程做下筆記。

1. 闆卡簡介

• 單闆內建高速DAC（ADI的AD9176）及ADC（ADI的3200），PLL架構使用一片LMK04828+兩片LMX2594（一片給ADC提供采樣時鐘，一片給DAC提供采樣時鐘），LMX2594的輸入時鐘由同一片LMK04828提供。

2. 問題現象

• DAC輸出1.2GH點頻信号時，主頻1.2GHz附近存在25KHz的雜散，改變輸出頻點時，雜散依舊保持在主頻左右兩側28KHz左右。

3. 問題定位流程

1) 确定雜散源

• 由于雜散不随主頻頻點改變而改變，是以雜散肯定不是DAC自己産生的（雜散來源的确定很重要，我的其他文章裡面有寫，這裡不再詳細叙述了），肯定是由時鐘鍊路上的某個器件或者電源産生。電源均為LDO，是以将電源排除（LDO是不需要測試的，如果不放心就測一下）。

2) 測試DAC的相關時鐘雜散