DDR2 ECC的處理辦法之一

1.DDR2 ECC

實際隻支援32bitECC，64bit的ECC是兩個32bitECC合成。采用算法是hamming編碼,(32,7);

但是目前的PHY接口是5個slice，每個slice對外接口是8bit

資料位寬。其中一個slice用于ECC，是以最後最大支援4*8bit=32bit資料位寬。另外IP支援reduced模式，在配置好

reduced後（1有效），将在内部PHY的slice子產品中産生write disable信号，這個disable信号位元組為機關屏蔽寫資料，

所有在reduced模式下又支援16bit的資料接口，16bit的ECC産生還是基于32bit？？？