CAES 為空間開發基​​于 16 核 RISC-V 的微處理器

CAES(Cobham 進階電子解決方案)表示，它已獲得歐洲航天局 (ESA) 的合同，以開發基于開放式 RISC-V 指令集架構 (ISA) 的 16 核、空間強化微處理器。該項目由瑞典國家航天局資助，将涉及設計一種容錯和抗輻射的片上系統，以提高衛星和航天器應用的性能和功率效率。

GR7xV 處理器将被設計成星載控制和有效載荷資料管理和處理系統，以實作新型觀測、通信、導航和科學任務和服務。其中包括先進、靈活的電信衛星有效載荷、科學和地球觀測有效載荷以及行星探測車等機器人系統。

新的容錯和抗輻射處理器将擴充 CAES Gaisler 的 LEON 處理器産品系列，該系列已在太空應用中使用了數十年，并基于傳統的 32 位 SPARC V8 ISA。LEON 處理器的多個版本包括主要針對高端 FPGA 和深亞微米 ASIC 技術的 LEON5，以及針對傳統和較低性能技術的 LEON3。LEON3 核心是 SPARC V8 架構的重新實作，具有更深的 7 級流水線和多處理器支援，它作為 GRLIB IP 庫的一部分進行分發，适用于在 ASIC 技術和輻射-來自 Actel 和 Xilinx 的容錯 FPGA。LEON5 核心通過雙釋出流水線、改進的分支預測和後期 ALU 進一步提高了前幾代的性能。

CAES 釋出的第一個實作 RISC-V 架構的處理器的可綜合 VHDL 模型是 NOEL-V，它可以實作為雙發處理器，允許每個周期最多并行執行兩條指令。此圖顯示了 Arty A7：Artix-7 FPGA 開發闆上的示例實作。(來源：http://bj.dyrs.com.cn/story/202112/1170437?source=wx)

同時，CAES 釋出的第一個實作 RISC-V 架構的處理器的可綜合 VHDL 模型是NOEL-V，它可以實作為雙發處理器，每個周期最多允許并行執行兩條指令。為了支援流水線的指令釋出率，NOEL-V 具有先進的分支預測能力。NOEL-V 的緩存控制器支援一個存儲緩沖區 FIFO，每個存儲一個周期的持續吞吐量，以及廣泛的 AHB 從支援，以實作快速存儲和快速緩存重新填充。

它使用 AMBA 2.0 AHB 總線進行接口，并支援 CAES 的 IP 庫 (GRLIB) 中提供的 IP 核即插即用方法。該處理器可以在 FPGA 和 ASIC 技術上高效實作，并使用标準同步存儲器單元進行高速緩存和寄存器檔案。NOEL-V 可以使用 Xilinx Vivado、Synplify 和 Synopsys DC 等常用綜合工具進行綜合，處理器模型在不同實作技術之間具有高度可移植性。

CAES Gaisler 産品總經理 Sandi Habinc 表示：“ESA 合同進一步推動了我們開發具有同類産品前所未有的性能的容錯和抗輻射的航天級微處理器。開放式 RISC-V ISA 已在其他市場得到廣泛采用，該項目是第一個為空間應用開發基于 RISC-V 的 ASIC。”。

ESA 電信和內建應用主管 Elodie Viau 評論說：“ESA 很榮幸與 CAES 合作開發這項新技術，因為它将支援未來的任務并提高空間處理器的技術标準。”http://bj.dyrs.com.cn/story/202112/1170435?source=wx

ESA 合同遵循瑞典創新機構 Vinnova 今年早些時候授予的合同，将 RISC-V 處理器平台擴充到空間硬化應用程式，以實作時間隔離和網絡安全。該研究的結果将用于推進空間硬化 GR7xV 微處理器的開發，并将與整個行業共享。完成後，多核 NOEL-V 處理器開發平台将通過與查爾姆斯理工大學 和 專注于資訊安全的獨立實驗室atsec的合作進行測試 ，以確定對更高軟體層的最大安全性。