自制cpu第6天，資料記憶體讀寫子產品制作完畢。cpu核心準備使用哈佛架構，三級流水線，實作記憶體與指令的同步讀寫。cpu外圍

自制cpu第6天，資料記憶體讀寫子產品制作完畢。

cpu核心準備使用哈佛架構，三級流水線，實作記憶體與指令的同步讀寫。

cpu外圍準備使用2級緩存，使用馮諾依曼架構，最終對外提供讀寫ddr3的接口。

記憶體使用32位總線，一次可選擇讀寫1位元組、2位元組、4位元組。