DDR2 ECC的处理办法之一

1.DDR2 ECC

实际只支持32bitECC，64bit的ECC是两个32bitECC合成。采用算法是hamming编码,(32,7);

但是目前的PHY接口是5个slice，每个slice对外接口是8bit

数据位宽。其中一个slice用于ECC，所以最后最大支持4*8bit=32bit数据位宽。另外IP支持reduced模式，在配置好

reduced后（1有效），将在内部PHY的slice模块中产生write disable信号，这个disable信号字节为单位屏蔽写数据，

所有在reduced模式下又支持16bit的数据接口，16bit的ECC产生还是基于32bit？？？