關于頻率綜合器

完整版請參考：

• https://mazhaoxin.github.io/2018/08/12/About_Frequency_Synthesizer/
• http://483v7j.coding-pages.com/2018/08/12/About_Frequency_Synthesizer/

前幾天在飯桌上老大突然問了一個問題：DDS中的“S”為什麼叫“綜合器”？

命名

好像大家都把

Frequency Synthesizer

翻譯為“頻率綜合器”，但為啥呢？另外，為啥這麼一個子產品，大家都叫它為

Synthesizer

？

synthesize

的名詞形式是

synthesis

，根據youdict上的說明，它是由

syn-

（一起）和

-thes

（做，同do）組合在一起的，本意是

一起做什麼事

，引申為

合成

，在化學上用的比較多。網上有張圖檔看着不錯，放在了下面。

[外鍊圖檔轉存失敗,源站可能有防盜鍊機制,建議将圖檔儲存下來直接上傳(img-EXH5o2p5-1584193721420)(/img/in-post/{{page.id | replace:’/’,’-’}}/Synthesizing_word.jpg)]

是以說，Digital IC Design Flow中的

synthesize

這步的名稱看起來是非常合理的。它所做的操作是把RTL code轉換成了由stdcell組成的netlist，也就是說把很多個stdcell（小片的東西）放在一起，讓它們展現出了某種邏輯（行為）。這與化學上的合成非常類似，就像把很多個氨基酸放在一起，它們就展現為了具有某種功能的蛋白質。

但用這個來解釋”頻率綜合器“好像還是不妥，再接着看引申義。

synthesizer

通常的含義是電子音合成器，就是把聲音相疊加、調制來制造（合成）音樂的東西。這是對聲波的進階使用，可以通過疊加不同權重、不同頻率的單音（逆傅立葉變換），也可以通過混頻、調頻來實作。看起來這個就與我們所說的

Frequency Synthesizer

的含義比較接近了。

Wikipedia上關于

Frequency Synthesizer

的定義和說明是：

A frequency synthesizer is an electronic circuit that generates a range of frequencies from a single reference frequency. … A frequency synthesizer may use the techniques of frequency multiplication, frequency division, direct digital synthesis, frequency mixing, and phase-locked loops to generate its frequencies.

從定義來看，它有3個要素，分别是電路、輸入單一頻率、輸出一定範圍的頻率。從功能上來看，能輸出一定範圍的頻率就與電子音合成器那個生成不同頻率（音調）的聲音相同了。

綜上，我覺得産生一定範圍頻率的信号的子產品叫做

Frequency Synthesizer

是借用了電子音合成器的名字（未嚴謹考究，可能存在誤差），而翻譯成中文更準确的名字應當是”頻率合成器“，不知道是否是因為”頻率綜合器“的簡稱”頻綜“更上口一些，還是有其他的原因，”頻率綜合器“的命名就一直流傳了下來。

實作

如果隻寫前面這種不嚴謹且沒啥鳥用的命名考究的話，實在是太過無聊了些，那就說說實作吧。

如前面Wikipedia的說明所講，頻綜在實作上會用到很多技術，如倍頻、除頻、直接數字合成、混頻和鎖相環。

其中除了混頻利用了真正意義上的頻率域原理，其餘的均與

沿

有關，并且分成開環與閉環兩種模式。

開環結構

所謂開環，顧名思義，即是不對輸出信号做任何檢測，靠系統原理保證輸出信号的正确性。

比如除頻的方式（别不把分頻器當頻綜），由輸入時鐘信号的沿觸發，通過寄存器存儲沿的個數，當個數達到一定值時清空寄存器并産生一個沿，周而複始。那麼首先輸出信号的沿出現的時刻必定與輸入信号的某個沿相關。單純的除頻由于不能産生除了輸入信号的沿以外的

時刻

，是以它的輸出頻率必定是受輸入信号限制的。

[外鍊圖檔轉存失敗,源站可能有防盜鍊機制,建議将圖檔儲存下來直接上傳(img-BLFuO9KE-1584193721422)(/img/in-post/{{page.id | replace:’/’,’-’}}/Divider.png)]

如上圖所示的除10分頻器時序圖，輸出信号反轉（産生上升沿或下降沿）的時刻一定對應了輸入信号的相應的上升沿。是以，單沿觸發的分頻器不可能實作占空比為50%的奇數分頻比。

開環結構的進階

由于除頻的方式不能産生新的

沿

的限制，在實際應用中除頻的方法受到了很多限制，那麼能不能突破這個限制呢？

如果要突破這個限制就要想辦法産生新的

沿

，而在電路中最簡單的産生新的

沿

的方式是延時。

下圖所示的是一種基于DTC（數字時間轉換器）的小數分頻器（Frac-N Divider）的時序圖，所示的分頻比為4.75。

[外鍊圖檔轉存失敗,源站可能有防盜鍊機制,建議将圖檔儲存下來直接上傳(img-cmO15QzP-1584193721424)(/img/in-post/{{page.id | replace:’/’,’-’}}/FracN_Divider.png)]

顯然分頻比的步長越小，對DTC的要求就越高。

劍走偏鋒的開環結構

直接數字合成（DDS）所用的方法相對特殊一些，其框圖（參考自Wikipedia）如下所示，它首先在數字域産生了波形，然後通過DAC将其轉換到模拟域，再通過濾波器濾除無用的鏡像信号，即可獲得想要的波形。由于數字域的靈活性，該方式幾乎可以實作任意的波形，是以在函數信号發生器中有廣泛應用。但由于實作的複雜度高、難以産生低噪聲（抖動）的時鐘信号，在現代通信電路和時鐘産生器中并不多見。

[外鍊圖檔轉存失敗,源站可能有防盜鍊機制,建議将圖檔儲存下來直接上傳(img-5F8YnrKv-1584193721427)(/img/in-post/{{page.id | replace:’/’,’-’}}/DDS.png)]

閉環形式

從前面的演化也能看出，如果能有個自由的

沿

産生子產品，頻綜的輸出頻率會自在很多。而這個子產品即是——振蕩器。

但自由的缺點就是如果不管它，它的輸出頻率會出現漂移，這個時候就需要一個環路把它給矯正回來。

根據閉環自動控制系統的結構，環路中最重要的是執行器、被控對象和檢測裝置組成，其中被控對象顯然是振蕩器，而執行器則通常由環路濾波器擔任。

• 如果将計數器作為檢測裝置，通過對比目前輸出頻率與目标輸出頻率的差，來調節振蕩器的控制信号，這則是鎖頻環（FLL）。
• 如果将輸出信号的沿與參考信号的沿（相位）之間的超前滞後情況檢測出來，作為調節振蕩器的依據，這則是鎖相環（PLL）。

在閉環自動控制系統中，真正對輸出信号起控制作用的是偏差信号，而FLL和PLL的本質差別在于偏差信号是頻率還是相位，與濾波器的特性無關。并且在分析Bogdan架構的ADPLL時，我們可以看到二者是殊途同歸的，這個以後再展開詳述。

總結

頻綜隻是頻率合成器的一個叫法罷了，反正能産生想要的頻率就行了。至于怎麼産生，是乘、是除、還是自己造那都是實作的事了。