第二十五課：CMOS 和能量

1.反相器驅動電容的情形：電容來自于之後的門電路以及導線

  p=  vs2/2rl + cvs2 f  

待機功率加上動态功率

  用假設值計算，對于1ghz，108（一個晶片上的門電路數目）門電路，待機功率會達到125kw

,動态功率為250w

    實際功率都在100w作用，是以前面的待機功率一定有問題  

    如何降低？

2.解決方法;當輸入高時，導通時，讓rl非常大，開路

              當輸入低，關斷時，ron開路

  ncoms：栅極電壓高時，導通

  pcoms：栅極電壓低時，導通

 将原來的rl替換成 具有互補性質的pmos

 這種同時具有nmosfet和pmosfet的電路結果叫做cmos。給定電壓下，兩個管子必定一個導通，一個關閉

  在理想情況下，由于沒有從電源到地的通路，是以它不消耗待機功率

   另一優勢：由于導通電阻都很小且比較接近，是以上升下降時間短而且接近

  平均功率為 cvs2 f

  目前的處理器，電壓大約在1-1.5v，頻率3-4g赫茲，功率大約就在100w

  如果在空閑時間關閉一些功能單元，就可以進一步降低

 同時，由于漏電流的存在，是以也存在待機功率